Le japonais présente un prototype d’accélérateur pour réseaux neuronaux à convolution basé sur des cellules Sram aménagées pour optimiser le rapport puissance/consommation.
La puce test présentée par Renesas comprend quatre cluster de réseaux de cellules mémoire de type Sram, modifiées pour mieux appréhender les calculs des réseaux neuronaux.
M icrocontrôleurs, processeurs, moteurs graphiques, accélérateurs dédiés,
…
Cet article n'est pas accessible publiquement.
Connectez-vous pour accéder à ce contenu.
