Développez un lecteur RFID autour d’une architecture radio logicielle

Le 01/12/2006 à 0:00 par La rédaction

Les FPGA et CPLD pourront remplir de nombreuses fonctions de traitement du signal et d’interface réseau et périphériques dans le cadre d’applications RFID. Linear Technology propose un schéma de frontal RF avec numérisation en fréquence intermédiaire, adapté à une telle application.

Cet article n'est pas accessible publiquement.
Connectez-vous pour accéder à ce contenu.

Copy link
Powered by Social Snap