Libero 5.2 d’Actel
Ce flot de conception intégré estdestiné aux FPGA ProAsic Plus d’Actel.
Outil de test et de programmation d’une chaîne de FPGA, de circuits spécifiques ou de microcontrôleurs (Chain Builder) avec création d’un fichier STAPL
Fenêtre de gestion interactive des projets
Amélioration des algorithmes de routage
Outil Palace de Magma pour la synthèse
…
L'AMÉRICAIN EST LE PREMIER À FAIRE LA DEMONSTRATION DE CIRCUITS INTÉGRÉS GRAVES EN PROCESS 2 nm, GRÂCE À UNE TECHNOLOGIE…
ANNONCÉ COMME PLUS ÉCONOMIQUE QUE LES TECHNOLOGIES SIGFOX ET LORA, CE FORMAT DE RÉSEAUX LOCAUX MESH À FAIBLE CONSOMMATION CONVIENT…
UN CONNECTEUR SUR MESURE CONSTITUÉ DE BLOCS ÉLEMENTAIRES (PUISSANCE, SIGNAUX OU DONNÉES) ASSEMBLÉS SUR UN RAIL : C'EST CE QUE…
