Libero 6.0 d’Actel
Cet outil de conception pour les FPGA à flash et antifusibles intègre un gestionnaire de projet pour construire et tester des réalisations d’essai.
Navigateur de listes d’équipotentielles hiérarchiques
Importation des fichiers VCD (Value change dump)
Intégration du simulateur Model Sim de Mentor Graphics
Intégration de l’outil Synplify AE de Synplicity
Intégration de
…
Cet article n'est pas accessible publiquement.
Connectez-vous pour accéder à ce contenu.
