SystemVerilog, et les méthodologies de vérification qui lui sont associées autorisent la génération de scénarios sophistiqués de stimuli aboutissant à une meilleure couverture de test des circuits. Mais ce niveau de sophistication et d’automatisation requiert un saut équivalent pour les fonctions de débogage de ces environnements.