Couverture ElectroniqueS n°127

Les premiers circuits logiques programmables de l'américain exploitant le process FD-SOI 28 nm de Samsung présentent différents avantages, à commencer par une consommation fortement réduite. L attice Semiconductor inaugure une nouvelle plateforme de FPGA, baptisée Nexus, qui repose notamment sur l'adoption de la technologie de production FD-SOI 28 nm de Samsung. Une technologie qui permet de réduire de manière drastique les courants de fuite des circuits logiques et donc leur consommation. Lattice entend la déployer à travers toute une gamme de circuits logiques programmables, en restant dans son créneau – à savoir les petits FPGA à consommation, encombrement et prix réduits, bien loin des mastodontes de Xilinx et d'Intel. Les applications ciblées incluent les objets connectés, la sécurité, la vision numérique, les automatismes industriels et automobiles ou encore les infrastructures 5G. Boîtier CSP de 3,7 x 4,1 mm Au-delà des avantages du FDSOI, Lattice a apporté différentes améliorations architecturales à la plateforme Nexus par rapport à ses précédents FPGA. En particulier, les blocs DSP ont été optimisés et les mémoires embarquées étendues pour supporter des algorithmes plus gourmands, typiquement des fonctions d'inférence de type intelligence artificielle. L'objectif est de se passer des mémoires externes, qui compliquent la conception et ralentissent l'application en imposant de constants échanges de données. Pour ces fonctions, Lattice estime que les FPGA Nexus délivrent deux fois plus de performances tout en consommant deux fois moins d'énergie. Première famille de FPGA tirant profit de la plateforme Nexus, les CrossLink-NX sont dévolus à la vision numérique et à l'intelligence artificielle. En témoigne la présence de liaisons MIPI D-PHY à 2,5 et 10 Gbit/s, d'un port PCIe à 5 Gbit/s et d'entrées-sorties programmables facilitant la connexion d'imageurs et d'écrans. Ils embarquent jusqu'à 39K cellules logiques, 2,5 Mbit de mémoire, 56 blocs de multiplication DSP 18 x 18 et des convertisseurs analogique-numérique, le tout décliné dans des boîtiers miniatures allant du WLCSP de 3,7 x 4,1 mm au caBGA de 17,17 mm. Les Cross-Link-NX peuvent être utilisés pour assurer l'interface entre un imageur et un processeur, agréger les signaux émis par plusieurs capteurs d'images, opérer tout ou partie du traitement de l'image ou encore séparer/dupliquer des signaux émis par des imageurs. Lattice met également en avant la rapidité de réaction de ses CrossLink-NX : au démarrage, ces derniers ne requièrent en effet que 3 ms pour configurer les entrées-sorties et 8 ms pour lancer l'application, sensiblement moins qu'avec des FPGA plus imposants qui ont généralement besoin de plus de 100 ms pour voir leurs entrées-sorties stabilisées à un état défini. En outre, le substrat SOI réduit d'un facteur 100 les erreurs logiques causées par des particules, un argument qui s'avère essentiel dans des applications sensibles (militaire, aéronautique) mais aussi dans l'industriel et l'automobile. Premiers FPGA bâtis sur la plateforme Nexus, les CrossLink NX visent les applications de vision numérique et d'intelligence artificielle. Côté applications, Lattice a agrémenté sa plateforme Nexus d'outils facilitant la conception (cartes d'évaluation, conceptions de référence) mais aussi de blocs d'IP logiciels prédéfinis pour les applications les plus courante scomme la gestion de capteurs ou le traitement d'images. Conscient qu'il n'a pas l'envergure nécessaire pour courir tous les lièvres à la fois, l'américain poursuit donc sa stratégie de spécialisation sur quelques applications fortes. Mise à jour de l'outil logiciel Radiant Enfin, Lattice a profité du lancement de Nexus pour mettre à jour son environnement de développement logiciel Radiant, désormais disponible en version 2.0. Parmi les améliorations apportées figurent : un outil de débogage en temps réel, qui permet d'ajouter dans le code des commutateurs et Led virtuelles et de tester différentes configurations de blocs IP ; une analyse temporelle plus fine pour réduire les congestions de signaux et les problèmes thermiques ; la possibilité d'effectuer des changements partiels sans avoir à recompiler toute la base de données du FPGA ; un calculateur dit SSO ( simultaneous switching output ) surveillant les perturbations entre broches d'entrées-sorties lors de leur commutation. À noter que SiFive collabore avec Lattice pour faciliter l'intégration de cœurs open source RISC-V au sein des FPGA de ce dernier, y compris les nouveaux CrossLink-NX. Par ailleurs, deux autres familles de FPGA basées sur Nexus seront lancées l'an prochain, ainsi que des mises à jour des piles de protocoles orientées vision numérique et sécurité.

FPGA basse consommation : Lattice mise sur le FD-SOI

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

FPGA basse consommation : Lattice mise sur le FD-SOI

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure