Générateur de modèles de vérification

Le 23/02/2006 à 0:00 par La rédaction

M2C Acceleration d’AccelChip

Cette solution de synthèse d’algorithmes pour architecture DSP se dote d’un générateur automatique de modèles de vérification en C++.

Transformation automatique de modèles en virgule flottante écrits dans Matlab de The Mathworks en modèles en virgule fixe écrits en C++
Modèles C++ utilisables dans Matlab et Simulink de The Mathworks et dans

Cet article n'est pas accessible publiquement.
Connectez-vous pour accéder à ce contenu.

Copy link
Powered by Social Snap