Couverture ElectroniqueS n°127

Le déploiement des technologies en 65 et 45 nm oblige les acteurs de la CAO à proposer des outils qui tiennent compte de la variabilité du process à ces géométries : les approches à base d'analyse statistique et les logiciels de DFM ont donc fait florès sur le salon cette année. La 43e édition de la Dac, qui s'est tenue en juillet dernier à San Francisco, bien qu'exempte d'annonces fracassantes ou de rachats majeurs, a été le théâtre de très nombreuses nouveautés. Les plus notoires concernent la prise en compte de la variabilité des process lorsqu'on arrive à des technologies de fabrication en 65 nm, voire au-delà.Pour ces géométries, il n'est plus réaliste de fournir des valeurs fixes pour déterminer les plages de tolérances d'un design. Par exemple, pour les temps de propagation des signaux au sein d'un circuit (le timing), plutôt que de fournir le pire et le meilleur des cas (les corner cases), qui s'avère une approche trop pessimiste pour les technologies à 65 nm, l'idée est de fournir une caractérisation de ces délais sous forme statistique. C'est-à-dire une distribution des valeurs possibles accompagnée de leur écart type tenant compte des variations attendues du process.Lors de la Dac, les annonces se sont multipliées autour de ce thème. Ainsi, la jeune société Extreme DA présentait son offre XT Suite qui regroupe des outils d'analyse, d'extraction et d'optimisation tenant compte des variations du process, ainsi qu'un outil de création de modèles statistiques pour des cellules standard. De son côté, Magma montrait une méthodologie complète d'analyse statistique basée sur son outil Quartz SSTA (pour Statistical static timing analysis), qui est un analyseur de timing intégrant une approche statistique des délais. L'outil prend en compte les variations du process et identifie automatiquement les chemins d'horloges, de données et les cellules qui sont sensibles à ces variations. Cette méthodologie a été mise au point de manière opérationnelle sur le flot de référence 7.0 de TSMC, annoncé sur le salon, dédié à la technologie de process à 65 nm du fondeur. Synopsys, quant à lui, annonçait que ses outils Prime-Time, pour l'analyse de délais, et Star-RCXT, pour l'extraction, étaient désormais dotés de capacités d'analyse statistiques, l'utilisateur ayant le choix de passer d'une approche statique à une approche statistique selon les zones du circuit étudiées.Reste que pour fonctionner, ces outils doivent travailler à partir de modèles de cellules intégrant des données statistiques. C'est à cette tâche que s'attelle la jeune société Altos, créée en 2005, qui propose avec Variety un outil de caractérisation de cellules standard capable de générer un modèle statistique à partir des données issues du process. L'enjeu est d'importance pour l'avenir et, d'ores et déjà, Cadence, Magma, Extreme DA, en collaboration avec Arm, Altos et Virage Logic ont annoncé un projet de collaboration, sous l'égide de l'Open Modeling Coalition du consortium Si2. Il s'agit de créer un format standard de description des données statistiques d'une cellule basée sur le modèle de caractérisation ESCM (Effective current source model). Une initiative jugée prématurée par Synopsys qui préfère, de son côté, proposer des extensions à son format de description Liberty, capables de prendre en compte les variations du process. Ces extensions sont basées sur un modèle de description des cellules baptisé CCS (Composite current source), concurrent du modèle ESCM.La vérification, toujours aussi crucialeBien que moins spectaculaire, le domaine de la vérification est un sujet toujours aussi crucial, car c'est l'activité qui consomme le plus de temps dans le cycle de design d'un circuit. D'autre part, c'est de la qualité de la vérification, et de l'organisation de cette activité, que dépend la réussite d'une conception. Sur le salon, le français Eve montrait la nouvelle version de son environnement de compilation et partitionnement du code RTL sur sa plate-forme ZeBu. Plus facile à manipuler pour les utilisateurs que la précédente version, cet outil gère les opérations de synthèse parallèle et incrémentale, l'arbre d'horloge, les bus et les mémoires. Parallèlement, la société introduisait la dernière version de sa plate-forme rapide ZeBu UF, une carte PCI, dotée quatre FGPA Virtex-4 LX2000 de Xilinx, capable de gérer des designs jusqu'à six millions de portes équivalent Asic à une vitesse allant de 20 à 40 MHz (selon le mode de vérification utilisé). Directement concurrente de la solution d'Eve, la jeune société Liga Systems présentait sa solution de simulation/émulation/accélération NitroSim, elle aussi basée sur une carte PCI dotée de quatre FPGA Virtex-4.Côté vérification fonctionnelle, la firme allemande OneSpin Solutions, émanation d'Infineon créée récemment (Electronique n° 170, p. 12) faisait cette année sa première apparition sur le salon, afin de présenter sa solution de vérification fonctionnelle à base de preuve formelle. L'originalité de son offre est d'analyser si le jeu de propriétés écrites pour vérifier un bloc est réellement complet. L'italien Yogitech, spécialisé notamment dans la fourniture de composants de vérification sous forme de blocs IP, annonçait pour sa part la disponibilité du composant OCP 2.1 eVC, dédié à la vérification du protocole OCP et qui intègre la notion de couverture fonctionnelle, recommandée par le consortium OCP-IP.Quelques start-up en vue sur la Dac avec leurs produitsAltos et Variety, outil de création de bibliothèques statistiques pour des cellules standard (société américaine, créée en 2005 par des ex-employés de Cadence).Javelin et SSP, système de prototypage virtuel intégrant les aspects architecturaux, logiques et physiques d'un circuit (société américaine créée en 2004 et qui a racheté les technologies de Icinergy, société active en prototypage virtuel).Lynguent et ModLyng, outil graphique de génération de modèles comportementaux de circuits mixtes en langage AMS (société américaine fondée en 2004).Liga et NitroSim, système de simulation/émulation basé sur une carte PCI dotée de FPGA (société américaine créée en 2003, technologie issue de Nec).InfiniScale et TechModeler, outil de modélisation comportemental de circuits analogiques, capable d'analyser les effets de la variabilité du process (société française créée en 2005).Edxact et Jivaro, outil de réduction des parasites à analyser sur une netlist, et Comanche, outil d'analyse à base de preuve formelle des parasites extrait d'une netlist, avant simulation (société française créée en 2005).MicroMagic et Max Layout Editor, éditeur de layout, capable de gérer en une fois de gros circuits numériques à plusieurs centaines de millions de portes (société américaine créée en 2004, par la même équipe qui avait vendu la société en 2000).

Gérer en conception la variabilité du process au c

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Gérer en conception la variabilité du process au c

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure