Couverture ElectroniqueS n°127

Toshiba développe une technologie de traitement du signal originale portant à plus de 90 dB la dynamique des imageurs Cmos de téléphones portables. Sony, lui, joue sur la structure matérielle pour concevoir des capteurs Cmos ultrarapides destinés aux applications mixtes photo/vidéo. Il faut bien le dire, la course aux pixels tient plus de l'argument marketing que de l'avancée technologique offrant une réelle plus-value qualitative dans la capture d'image. C'est vrai pour les appareils photo numériques classiques, et ça l'est encore bien davantage pour les modules photo embarqués dans les téléphones portables. Ces derniers ont été traditionnellement optimisés pour fonctionner en faible luminosité, afin de parvenir à capter des bribes d'images en intérieur et malgré des objectifs miniatures. Mais leur définition allant croissant, les imageurs d'appareils photo sont désormais attendus au tournant par des consommateurs qui en escomptent un comportement correct dans toutes les conditions de luminosité. Afin d'augmenter leur dynamique, et puisque les dimensions des photosites (on est aujourd'hui sous la barre des 2 µm de côté) et de l'optique ne sont pas vraiment appelées à augmenter, les fabricants misent sur le traitement électronique des signaux. Car, si le passage à des technologies de fabrication de plus en plus fines tend à rétrécir les pixels, il a également pour conséquence de rendre l'électronique de plus en plus performante dans un encombrement donné, d'où l'idée de compenser le premier phénomène par le second. Toshiba planche ainsi sur une technologie baptisée Dynastron-WD, censée porter la dynamique de ses prochains capteurs Cmos de 55-65 dB à plus de 90 dB, soit au niveau des meilleurs CCD. Un convertisseur A/N pour chaque colonne de photodiodesComparée à d'autres techniques d'extension de dynamique pour imageurs Cmos, la technologie Dynastron-WD de Toshiba n'exige pas de mémoire additionnelle et fonctionne avec les photosites miniatures en vogue. Présentée au public pour la première fois lors du récent 3GSM World Congress, cette technologie sera embarquée dans les capteurs d'images du Japonais à partir du second semestre 2007. Dans une optique complètement différente, Sony développe une famille d'imageurs Cmos exploitant la rapidité de l'électronique embarquée pour augmenter la cadence de capture d'images sans sacrifier leur qualité. Le Japonais a ainsi mis au point un capteur prototype embarquant 2,8 millions de pixels et délivrant jusqu'à 180 images par seconde : de quoi assurer une capture vidéo en plus du mode photo, dans des téléphones portables, des caméscopes/appareils photo et des caméras de sécurité, sans parler d'applications de contrôle industriel. Pour se faire, Sony a modifié la chaîne de traitement du signal intégrée. Classiquement, chaque photodiode est équipée d'un amplificateur (structure dite à pixel actif) et reliée au double échantillonneur à corrélation (CDS) de sa colonne, afin d'éliminer une partie du bruit généré par les différences de caractéristiques entre amplificateurs ; stockés temporairement dans un condensateur, les signaux de toutes les colonnes sont ensuite envoyés au convertisseur analogique-numérique de sortie. Dans l'architecture mise au point par Sony, chaque colonne est dotée de son propre convertisseur A/N, constitué de comparateurs et de compteurs. Cela permet de s'affranchir des condensateurs de stockage qui ralentissent le traitement du signal, s'avèrent sensibles au bruit de commutation ambiant et occupent une surface non négligeable sur la puce. De même, les blocs CDS qui induisent eux-mêmes un bruit lié à leurs différentes caractéristiques les uns par rapport aux autres ne sont plus requis : le « nettoyage » CDS peut désormais être effectué directement au niveau numérique, avec une précision accrue. Autre avantage : en utilisant un CAN par colonne et non plus pour l'ensemble des photosites, on peut en diminuer grandement la fréquence de fonctionnement, ou, a contrario, augmenter sans souci le nombre de pixels et la fréquence de capture. Le traitement à fréquence élevée est ainsi “ rejeté ” sur le bloc CDS de sortie, qui, dans le circuit prototype de Sony, fonctionne à 300 MHz alors que l'horloge principale est de 75 MHz. Sony n'a pas encore précisé la date de sortie de ses premiers imageurs exploitant cette nouvelle architecture.

Imageurs Cmos : quels bénéfices tirer des progrès de l’électronique embarquée ?

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Imageurs Cmos : quels bénéfices tirer des progrès de l’électronique embarquée ?

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure