Ce logiciel de test hiérarchique de la logique et des interconnexions de circuits intégrés réduit le temps de génération de test et le coût des tests, comparé aux durées requises avec des outils ATPG.

Modélisation haut niveau (sous-blocs, registres “ boundary scan ”, générateurs d’horloge, contrôleurs TAP, etc.)
Tests des

…