Couverture ElectroniqueS n°127

Peu d'annonces majeures cette année sur le salon Date. Cependant, c'est dans le domaine du développement au niveau système, ou ESL, que les nouveautés étaient les plus nombreuses. Quant au DFM, le salon a confirmé que l'avenir est aux outils adaptés aux ingénieurs de conception. Difficile de dégager des tendances fortes lors de l'édition 2006 de la manifestation Date, qui s'est tenue du 6 au 10 mars à Munich. Néanmoins, malgré l'absence d'annonces importantes, le salon donnait l'occasion de découvrir de nombreuses nouveautés technologiques dans l'ensemble du flot de conception d'un circuit, de la conception système à la fabrication. Au niveau ESL (Electronic system level), un domaine où l'Europe est en pointe, la société américaine CoWare a profité du salon pour annoncer une rationalisation de son offre désormais déclinée en plates-formes. Plat-form Architect (ex ConvergenSC) est l'environnement de conception graphique de modèles en SystemC, Model Designer est l'environnement de modélisation et de simulation de modèles en SystemC, Processor Designer (ex LISAtek) est l'outil de création d'ISS (Instruction set simulator) de processeurs ou d'accélérateurs matériels programmables. Enfin, Processing Designer (ex SPW) est dédié à la conception et à l'analyse d'algorithmes, qui peuvent ensuite être encapsulés sous la forme de blocs et intégrés dans une plate-forme de modélisation. Parallèlement, la société montrait sa bibliothèque de modélisation en SystemC des interfaces utilisées dans un modèle TLM (Transaction level modeling). Cette bibliothèque, conforme aux standards TLM 1.0 définis par l'OSCI (Open SystemC initiative) et au SystemC IEEE 1666, permet notamment de bien séparer les aspects communication, stockage et timing du comportement fonctionnel des modèles. Cette approche autorisera, entre autres, une meilleure réutilisation des modèles TLM à travers des appels de méthodes standard. C'est d'ailleurs sur ce sujet qu'un groupe de travail de l'OSCI travaille pour définir le standard TLM 2.0 (voir « Tendance », p. 44). CoWare annonçait par ailleurs un accord de partenariat avec la société IdeaWorks pour la fourniture de modèles de références d'IP, notamment dans le domaine du multimédia, avec par exemple des bibliothèques H264. Summit Design, de son côté, exposait sa plate-forme de développement et de vérification SystemC Vista, récemment renforcée grâce à la technologie NitroVP acquise en décembre dernier auprès de la société CARDtools et dédiée à l'analyse des performances du logiciel embarqué. Autre apport : l'intégration du « linter » d'Actis Design, destiné au débogage statique d'un code source écrit en SystemC. En outre, Summit annonçait sur le salon la possibilité de créer à partir de Vista un code exécutable de la conception écrite en SystemC, capable de tourner sur le noyau de simulation de l'OSCI et libre d'utilisation (c'est-à-dire sans avoir à racheter une licence Vista). Cette idée de pouvoir distribuer une version exécutable de son modèle est aussi une des avancées du produit CoFluent Studio du français CoFluent. Désormais, il est possible de transformer tout ou partie d'un modèle, créé dans CoFluent Studio, en un bloc de propriété intellectuelle capable d'être intégré dans d'autres environnements logiciels soit sous la forme de composants graphiques, soit sous la forme d'une boîte noire (code compilé en SystemC). On le voit, partage et réutilisation de ce qui existe sont au c&oelig;ur des préoccupations des concepteurs de SoC. L'annonce faite par Carbon Design de son outil SOC-VSP, destiné aux utilisateurs de l'environnement de développement au niveau système Real View d'Arm, va dans ce sens. Il autorise, en effet, la compilation de modules déjà écrits en VHDL ou en Verilog en blocs exécutables (le code VHDL est encapsulé avec des wrappers en C ou SystemC) au sein de la plate-forme Real View, avec à la clé des gains en temps de simulation d'un facteur 50 à 200. L'institut de recherche belge Imec présentait, dans le cadre du projet MP4, une plate-forme matérielle/logicielle multiprocesseur capable de s'adapter automatiquement à son environnement pour les applications radio et multimédias, une collaboration avec CoWare concernant les modèles au niveau système et avec le français Arteris pour la mise en place de sa solution de NoC (Network on chip) sur ce prototype. Simultanément, Arteris annonçait la version 1.4 de sa technologie qui supporte désormais le bus Amba 3 AXI. Quelques jours après le salon, la société révélait que sa solution était retenue par la division Wireless Infrastructure de STMicroelectronics pour ses nouvelles générations de puces de communication. Le DFM, une affaire de concepteur Le salon était l'occasion pour de jeunes sociétés américaines de démarrer leurs opérations en Europe. C'est le cas par exemple de Zenasis Technologies, spécialisée dans les techniques d'optimisation de cellules standard, qui a décidé de s'implanter sur le Vieux Continent. La société présentait dans le même temps sa solution ZenTime-GT. Son but est d'optimiser au niveau transistor, de manière automatisée, le timing, la surface et les courants instantanés de fuite (le leakage) de cellules standard via l'insertion de buffer, la modification de la taille des portes ou la permutation de broches. En ce qui concerne le DFM (Design for manufacturing), c'est Mentor Graphics qui profitait de l'événement pour introduire au niveau mondial son nouvel outil Calibre LFD, un outil de DFM destiné spécifiquement aux concepteurs (voir « Actualité », p. 10). Après Cadence, c'est donc le second outil de DFM d'aide aux concepteurs pour modifier leur design en fonction des contraintes de la fabrication, alors que, pour le moment, le marché des outils DFM est concentré sur les sociétés de fabrication de masques ou sur les fondeurs.

L’ESL démontre ses atouts sur le salon Date

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

L’ESL démontre ses atouts sur le salon Date

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure