Des technologies d’empilage de puces et de tranches de plus en plus séduisantes en termes de miniaturisation sont à l’étude. Néanmoins, la faible disponibilité des tranches non découpées, le prix des puces nues testées à 100 % et les impératifs de rendement ramènent à la raison.

3D-IC (circuits intégrés 3D), 3D-SoC (systèmes sur puce 3D), ou

…