Couverture ElectroniqueS n°127

A l'occasion de la manifestation Date qui s'est tenue mi-février à Paris, Walden Rhines est revenu, pour nous, sur les derniers faits marquants qu'a connus l'industrie mondiale de la CAO électronique et nous a rappelé les grandes tendances à venir dans ce domaine. Les ventes mondiales de circuits intégrés ont progressé de plus de 18 % en 2003. Qu'en est-il du marché de la CAO électronique et comment expliquez-vous le décalage, si décalage il y a ?Durant cette même année 2003, le marché mondial de la CAO électronique a, lui, progressé de… 0 % ! Ce décalage entre la reprise du marché des semiconducteurs et de celui des outils de conception qui est approximativement de 12 à 18 mois est aussi valable dans l'autre sens : la crise dans les semiconducteurs a débuté au deuxième trimestre 2000 pour finir au troisième trimestre 2003, alors que le marché de la CAO a commencé sa chute au cours du premier trimestre 2001 et que l'on attend toujours le retour à la croissance. Ce qui peut s'expliquer de la manière suivante. Même durant la récession, les industriels poursuivent le développement de nouveaux produits. Cela se traduit par un pourcentage des revenus investis en R&D plus élevé qu'en temps normal, en particulier lorsque la crise touche à sa fin. Au cours de la période qui suit celle durant laquelle le marché des semiconducteurs renoue avec la croissance tandis que celui de la CAO reste en panne, le chiffre d'affaires des industriels des composants augmente tandis que ces derniers tentent de réduire leurs investissements en R&D. Voilà pour le schéma classique. Mais d'autres facteurs sont également à prendre en compte. Il arrive parfois que le besoin de nouveaux outils de CAO, pour répondre à de nouveaux problèmes de conception, soit si critique que les industriels ne puissent pas faire autrement que de continuer à augmenter leurs investissements en R&D. Par ailleurs, la crise subie entre 2000 et 2002 fut la plus sévère que nous ayons connue. Nous n'avons donc aucun précédent nous permettant de juger si la sortie de la crise sera plus longue que d'ordinaire. En tout cas, les ventes mondiales de logiciels de CAO sont restées au même niveau durant les trois premiers trimestres de l'année 2003. Selon nos prévisions qui datent de novembre dernier, le marché mondial de la CAO électronique progresserait d'environ 7 % en 2004. Ce que confirme la très grande majorité des fournisseurs du secteur.Quels sont les principaux défis que va devoir relever l'industrie de la CAO électronique cette année ?Les nouvelles technologies mises en &oelig;uvre dans les semiconducteurs sont toujours le moteur de l'innovation dans l'industrie de la CAO. La montée en puissance de la technologie 90 nm, les problèmes à venir concernant le rendement avec les process de fabrication en technologie 130 nm et le développement des process pour le 65 nm sont autant de défis que vont devoir relever les éditeurs de CAO avec l'introduction de nouveaux outils. Ces outils devront être capables de prendre en compte les effets physiques, tels que le bruit, la dissipation de puissance ou les performances, générés par les dimensions réduites des circuits. La réduction de la taille des circuits nécessite également de s'intéresser de plus en plus à l'aspect design for manufacturing, ou DFM (“ conception pour la fabrication ” en français). Il s'agit, par exemple, de fournir une correction optique de proximité (optical proximity correction, ou OPC) avec assez de précision et dans un temps de calcul compatible avec les délais de mise sur le marché. L'OPC est un paramètre essentiel pour la fabrication de masques, dont le coût peut dépasser un million d'euros en technologie nanométrique. Il y a trois ans, l'offre en outils de DFM était inexistante. Ce marché représente déjà 200 millions de dollars et atteindra près d'un milliard de dollars d'ici à quelques années.Il ne faut pas oublier, non plus, l'aspect logiciel parmi les challenges à relever. Les prochains logiciels de CAO électronique devront être en mesure d'accompagner la complexité croissante des conceptions, en particulier leur vérification. Les concepteurs de systèmes et de systèmes sur une puce devront vérifier non seulement le bon comportement du point de vue fonctionnel de millions (voire de milliards) de transistors, mais également la bonne intégration du matériel dans le logiciel et de l'analogique avec le numérique.A ce sujet, certains fabricants de circuits, notamment analogiques et mixtes, reprochent aux éditeurs de CAO de ne pas assez s'occuper d'eux. Que répondez-vous à cela ?Je ne suis pas d'accord. La conception de circuits analogiques et mixtes est l'un des domaines d'application dans les circuits intégrés qui connaissent la progression la plus rapide. C'est également l'un des marchés de la CAO ayant la plus forte croissance. Des avancées majeures ont été réalisées par les éditeurs dans les années précédentes. Je pense notamment à la possibilité de faire des conceptions complètes intégrant analogique et numérique. Mais il faut reconnaître que les concepteurs ont encore des difficultés à réussir du premier coup la conception d'un circuit mixte. Il y a donc encore des progrès à faire, pour nous, éditeurs…Les outils de CAO sont-ils tous prêts pour les technologies nanométriques ? Si ce n'est pas le cas, quelles sont les parties qui posent vraiment problème ?Les outils pour les technologies nanométriques sont, à ce jour, plus avancés que ne l'est la diffusion des méthodologies correspondantes dans l'esprit des concepteurs. La raison est liée au fait que l'industrie de la CAO a continué à investir lourdement durant la crise, et ce malgré des ventes relativement faibles. Les éditeurs sont donc déjà en mesure de proposer des outils susceptibles de résoudre les problèmes que rencontrent leurs clients en 65 nm. Par exemple, des outils suffisamment précis et performants pour faire de l'OPC basée sur des modèles ou des outils validés pour analyser les effets inductifs à des géométries inférieures à 90 nm.

« La CAO est prête pour le nanométrique »

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

« La CAO est prête pour le nanométrique »

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure