Couverture ElectroniqueS n°127

Pas d'annonce majeure au salon Date de février dernier, mais la confirmation qu'au-delà de la vérification, les avancées des solutions de synthèse, le prototypage en FPGA et les outils au niveau système sont autant de pistes explorées pour limiter les risques d'erreurs lors de l'implantation physique. Cette année, sur le salon Date, les présidents des trois premiers éditeurs d'outils de CAO dans le monde avaient fait le déplacement de Paris, soulignant par là même l'importance de la manifestation européenne : Aart de Geus, pour Synopsys, Ray Bingham pour Cadence et Walden Rhines pour Mentor Graphics ont donc arpenté les allées du salon et participé à plusieurs forums. Si les trois CEO demeurent prudents sur l'évolution du marché « l'année 2004 devrait être seulement légèrement meilleure que 2003 » prédit Ray Bingham, ils s'accordent tous les trois sur un point : le DFM, Design for manufacturing (conception pour la fabrication) est un secteur qui prend de l'importance. Ce marché devrait atteindre « un milliard de dollars d'ici quelques années » selon Walden Rhines, tandis qu'Aart de Geus souligne que « Synopsys réalise de gros investissements dans ce domaine, avec notamment le rachat l'an dernier de Numerical Technologies ».Quant à Ray Bingham, il insiste sur le fait « que les coûts de production d'un composant sont nettement plus importants que les coûts de conception, et qu'il est nécessaire dans les années qui viennent de fournir des outils de DFM performants afin de réduire le coût global de réalisation d'un circuit ». Car comme le résume le CEO de Cadence, « nous savons faire des circuits plus petits, plus rapides, mais savons-nous réaliser des circuits moins chers ? »Sur le salon, bien que non présente physiquement, la société britannique Arm tenait la vedette. En effet, les accords de collaboration entre fournisseurs de flots de CAO complets et la firme britannique se multiplient. Ainsi, Synopsys annonçait la parution de la première méthodologie de vérification de référence basée sur le langage SystemVerilog pour les puces Arm. Ce document (le Manuel de méthodologie de vérification SystemVerilog), écrit en commun par les deux sociétés, fournit aux ingénieurs de vérification des directives d'architecture ainsi que la présentation des meilleures pratiques de vérification fonctionnelle de blocs de propriété intellectuelle complexe, depuis la source en SystemC jusqu'au RTL en passant par la partie transactionnelle. Une manière pour Synopsys de poursuivre son travail d'évangélisation autour du langage SystemVerilog, censé être utilisé à la fois pour la description du matériel mais aussi pour en réaliser la vérification.De son côté, Cadence, qui l'année passée avait annoncé sur le salon Date un accord de partenariat technologique sur cinq ans avec Arm, présentait les avancées de son flot de référence pour les architectures Arm9, intégrant des améliorations au niveau de la synthèse. Enfin, la société Magma n'était pas en reste et proposait, elle aussi, une méthodologie de référence du code RTL jusqu'à la bande GDSII pour la conception de c&oelig;urs de processeurs Arm9 avec ses outils Blast Create, Blast Fusion et Blast Noise.Le prototypage à base de FPGA s'imposeConcernant les plates-formes de prototypage présentes sur le salon, on pouvait comparer les solutions proposées par le suédois Hardi Electronics, avec sa plate-forme Haps dotée de nombreuses interfaces de communication (Ethernet USB…), par l'allemand ProDesign avec sa carte Silver Edition capable d'émuler, selon la société, 600 000 portes Asic à 200 MHz, par le français Eve avec sa plate forme d'émulation Zebu, apte à réaliser des vérifications au niveau transactionnel, et enfin par l'américain Aptix avec sa plate-forme de validation d'un SoC au niveau matériel et logiciel.Enfin, on notait cette année la présence de plusieurs sociétés spécialisées dans la conception de circuits RF et hyper qui, traditionnellement, sont visibles uniquement sur le salon RF & hyper en France. Ainsi Ansoft, AWR, CST et Eagleware (via son représentant Tech Inter) présentaient leurs flots et outils respectifs aux côtés d'Agilent Technologie et de Mentor Graphics, ce dernier exposant la dernière version de son flot ADMS, capable de supporter et de simuler huit langages de programmation différents (Electronique n° 145, p. 14).

La conception système, la synthèse et le prototypage en vedette à Date

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

La conception système, la synthèse et le prototypage en vedette à Date

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure