Couverture ElectroniqueS n°127

Avec son outil Global Physical Synthesis, Cadence amène des gains importants en termes de capacité de traitement des gros circuits actuels avec la possibilité de gérer à plat des blocs jusqu'à 8 millions de portes. Les phases de synthèse physique des gros circuits à plusieurs millions de portes sont de plus en plus longues (plusieurs jours pour des circuits à 10 millions de portes et plus), car les outils actuels ne sont pas capables de traiter des blocs supérieurs à 1 voire 2 millions de portes. La division en plusieurs blocs induit alors, une fois la synthèse physique réalisée, des problèmes au niveau de leur assemblage, notamment en termes de respect des timings. Pour les équipes qui manipulent de telles conceptions, la demande en outils de synthèse capable d'augmenter la productivité de cette étape du flot est donc très forte. C'est même devenu un sujet d'actualité, la concurrence devenant très active dans ce domaine (avec notamment l'arrivée de la jeune société Sierra et son futur outil Pinnacle ; voir « Actualité » p. 10). Pour cette brique essentielle d'un flot de conception, Cadence tient à tenir son rang et annonce avec son nouveau logiciel Global Physical Synthesis (GPS) des capacités de traitement inégalées jusque-là. En effet, cet outil est capable de traiter des blocs de 8 millions de portes en une seule fois avec une vitesse de l'ordre de 500 000 portes à l'heure (soit une durée de calcul de 16 h pour un bloc). La technologie utilisée pour parvenir à ce résultat provient en grande partie de celle imaginée par la société Get2Chip, rachetée par Cadence il y a deux ans. Contrairement à la génération actuelle d'outils de synthèse physique qui optimise de manière séquentielle, chemin logique par chemin logique, la conception, GPS réalise une analyse simultanée de plusieurs chemins. L'objectif est de converger le plus rapidement possible vers une solution correcte optimisée de manière globale (et non chemin par chemin) en ce qui concerne le respect des timings, l'intégrité de signal, la longueur des chemins et la taille du circuit. La synthèses intégrée dans un flot RTL GDSII complet L'outil Global Physical Synthesis sera intégré au sein de la plate-forme de conception des circuits intégrés numériques Encounter version 4.1, qui fournit dans le même temps le prototypage virtuel du circuit, le routage (*) et l'analyse d'intégrité de signal. Il sera dédié à la synthèse des très grands circuits et devrait remplacer à terme l'outil PKS de Cadence, qui continue cependant a être supporté et utilisé pour des conceptions de moindre envergure. Selon son concepteur, il va y avoir deux modes d'utilisation de GPS. Première possibilité : l'équipe de développement achète la totalité de la plate-forme Encounter et, dans ce cas, elle dispose d'un flot complet, du code RTL jusqu'à la bande GDSII. Avec l'avantage d'une intégration étroite avec l'outil d'analyse d'intégrité de signal CeltIC et le routeur NanoRoute. Mais, dans la pratique, beaucoup d'équipes de développement utilisent d'abord un outil de synthèse logique pour aller du code RTL vers un ficher de description des portes la plupart du temps Design Compiler de Synopsys, puis mettent en &oelig;uvre un second outil pour la phase de synthèse physique, pour passer de la description des portes vers une « netlist » placée. Dans ce cas, elles pourront utiliser la « netlist » au niveau portes générée par l'outil de synthèse logique de leur choix pour réaliser une synthèse physique avec l'outil Global Physical Synthesis. Le prix de licence annuel de GPS sera de 375 000 $. (*) Cette version d'Encounter intègre aussi un nouveau routeur, NanoRoute qui réduit fortement les temps de calcul, par exemple d'un facteur sept pour un circuit à 6 millions de portes. Pour un juste remplissage du wafer… en motifs fictifs Le logiciel GT smooth de la société grenobloise Xyalis est un produit unique qui modélise en 3D la surface d'un wafer ou d'un circuit à partir de la bande GDSII, et qui permet l'insertion de motifs métalliques fictifs. L'objectif est de limiter les effets du procédé CMP (Chemical mechanical polishing) réalisé en production entre chaque couche de métal. En effet, le modèle estime les effets du CMP sur le circuit afin d'éviter de « trop » ou « pas assez » polir, en détectant les zones où l'épaisseur est critique et en « remplissant » les « vides » par des motifs métalliques fictifs. Dédié aux ingénieurs de conception ou de production, il réduit les temps de mise en production d'un circuit.

La synthèse physique de blocs à 8 millions de portes s’effectue désormais en une seule fois

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

La synthèse physique de blocs à 8 millions de portes s’effectue désormais en une seule fois

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure