Couverture ElectroniqueS n°127

La version 6.2 de l'environnement de vérification Incisive de Cadence s'enrichit de nouvelles technologies : programmation orientée aspect pour le langage « e », support de la méthodologie OVM pour le langage SystemVerilog et intégration du standard SCE-MI 2.0 pour la vérification à base de transactions. Dans le domaine de la vérification, les utilisateurs tirent souvent parti d'une combinaison de différents langages dans des proportions variables. On trouve ainsi des flots de vérification de circuits intégrés avec des test-benchs écrits en SystemVerilog, en SystemC, en C (les plus fréquents), en C++, en « e », voire en Python (Electronique n° 186, p. 46) et en PSL ou en OVA pour l'écriture des assertions. On le voit, la palette est large, et force est de constater qu'aucun de ces langages ne peut prétendre à lui seul être LA solution pour la vérification. Chacun ayant ses forces, ses faiblesses et ses aficionados, Cadence a donc opté pour le support de tous ces langages, à condition qu'ils soient normalisés par l'IEEE, au sein de sa plate-forme de vérification Incisive, qui comprend notamment le moteur de simulation Incisive Enterprise Simulator, le générateur de testbenchs Specman et les stations d'émulation-accélération matérielle Palladium et Xtreme. La version 6.2 d'Incisive, qui intègre de nouvelles technologies capables d'aider les développeurs de bancs de test logiciels (les testbenchs) à gérer la complexité des opérations de vérification des puces actuelles, reflète cette stratégie. La première technologie a trait à l'introduction de la notion de programmation orientée aspect pour ceux qui utilisent le langage « e », associé à l'outil de génération de testbench Specman, héritage du rachat de Verisity par Cadence en 2005. Cette approche, qui est un surensemble de la programmation orientée objets et qui est indépendante du langage de programmation utilisé (Java, C, « e »…), consiste à séparer les notions transversales d'un code (synchronisation des accès, « log » d'un programme, traitement des exceptions…) et à les regrouper dans des entités à part : c'est la notion d'aspect. En d'autres termes, la programmation par aspect permet d'extraire les dépendances entre modules logiciels, en isolant leurs aspects entrecroisés (les crosscutings concerns) pour les gérer depuis l'extérieur en les spécifiant comme des composants logiciels à part. L'idée est de pouvoir plus facilement qu'avec un code objet modifier l'architecture de son banc de test sans avoir à intervenir sur le code source des tests élémentaires. Selon Cadence, cette approche améliore, en outre, d'un facteur cinq les performances d'un banc de test écrit en « e », assure une utilisation linéaire de la mémoire lorsque la taille du fichier de test augmente, procure une meilleure indépendance entre les variables et supporte la vérification de circuits jusqu'à 1 milliard de portes logiques. La seconde avancée d'Incisive porte sur le support de la méthodologie de vérification OVM (Open verification methodology), basée sur le langage System-Verilog standard (IEEE 1800 2005), et soutenue par Cadence et Mentor. Rappelons que l'initiative OVM propose une liste de fonctions de vérification, présentées sous la forme de bibliothèques de classes orientées objets, libres de droits d'exploitation (*), associée à un ensemble de règles de programmation et à une suite d'exemples visant à faciliter la construction d'un testbench en SystemVerilog. Au-delà, l'initiative OVM vise à faciliter l'interopérabilité entre outils ou IP de vérification supportant le langage SystemVerilog. Enfin, la troisième caractéristique d'importance au sein d'Incisive 6.2 porte sur le support de la technologie SCE-MI (Standard coemulation modeling interface), dans sa version 2.0 en cours de validation définitive au sein de l'organisme Accelera. Cette technologie, destinée à relier des systèmes de vérification matériel, ici en l'occurrence Palladium et Xtreme, à un simulateur logique, permet de réaliser des vérifications accélérées via l'utilisation de transactions entre les deux (on parle de « transaction-based acceleration »). Les avancées majeures des liens SCE-MI 2.0 développés par Cadence portent, d'une part, sur la possibilité de choisir librement les blocs du design qui seront implantés sur l'émulateur, l'accélérateur matériel et/ou le simulateur. Et, d'autre part, sur le support natif des langages SystemC, SystemVerilog et « e » autorisant ainsi les utilisateurs à travailler directement avec leur langage de prédilection, sans avoir à écrire de wrapper pour se connecter à l'interface SCE-MI écrite en C/C++. (*) Les bibliothèques de vérification OVM sont délivrées sous la licence open source Apache 2.0 et sont disponibles sur le site www.OVMWorld.org. Le « e » et l'aspect Le concept de programmation orienté aspect, bien que très populaire au sein des organismes de recherche, n'est pas encore diffusé largement dans l'industrie. Pour ceux qui utilisent le langage « e » et développent des testbenchs de circuits, le livre de David Robinson, de la société Verilab, donne les clés principales pour comprendre les concepts de base. « Aspect-Oriented Programming with e Verification Language : A pragmatic Guide for Testbench Developpers », 2007 Elsevier.

La vérification, taillée pour mixer tous les langages

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

La vérification, taillée pour mixer tous les langages

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure