Couverture ElectroniqueS n°127

Le boundary-scan ou Jtag a pris un nouvel essor ces dernières années et ses domaines d'application se sont étendus. En particulier, deux extensions à la norme IEEE 1149.1 ont été finalisées en 2003. Leur support est déjà assuré, tant au niveau logiciel que matériel. Etat des lieux par National Semiconductor. Les fabricants de systèmes électroniques, que leurs clients soient directement les consommateurs ou bien encore les entreprises (disques durs et stations de base de télécommunications, par exemple), ont d'ores et déjà adopté le boundary-scan ou Jtag. Cependant, la mise en &oelig;uvre du boundary-scan, tel que défini par la norme IEEE 1149.1 (1), est différente en fonction des attentes.Une première démarche est la programmation des composants sur site (ISC, configuration in-situ). Elle présente l'avantage de s'affranchir d'un protocole et d'un connecteur physique propriétaires, afin de configurer des circuits logiques programmables (FPGA ou CPLD) ou encore des mémoires flash. Cette méthode autorise des mises à jour rapides du logiciel embarqué (firmware) lors du prototypage, dans le cas où un bogue est identifié, ou lorsqu'il s'agit de supporter, et donc d'implanter, un nouveau protocole.La seconde démarche vise à réduire le nombre de retours par une meilleure couverture de test. Le boundary-scan présente ici l'intérêt de détecter, par le biais de vecteurs de tests, les pistes dont les contacts sont défectueux : court-circuit à la masse ou au Vcc, circuit ouvert entre deux composants, etc. Les circuits électroniques incluant le boundary-scan se généralisent dans la mesure où, avec la venue du boîtier BGA, l'insertion de points d'accès physique à tous les n&oelig;uds pour tester électriquement la carte assemblée n'est plus envisageable. Cette approche s'inscrit également dans une stratégie globale. Connaissant la couverture de test obtenue grâce au boundary-scan, des outils permettent de réduire le nombre de n&oelig;uds à contrôler avec les systèmes d'inspection optique ou par rayons X et de diminuer le nombre de points de contact en test in-circuit. Des logiciels existent sur le marché à cet effet. De plus, les soudures pour les boîtiers sans plomb sont plus « cassables ». Ne pas les stresser (et donc éviter de les fragiliser ou les casser) avec des points de test est par conséquent hautement souhaitable.D'autres avancées en perspectiveHormis les SCANSTA400 et SCAN90CP02, d'importants développements sont actuellement en cours sous l'impulsion d'acteurs bien connus de l'industrie.Ainsi, nous citerons la technologie TriBUTE (Three reuseable integrated Bist-u-technologies) d'Intel. Commentée lors de la dernière ITC (International test conference) qui s'est tenue en septembre/octobre 2003 à Charlotte en Caroline du Nord, Tri-BUTE inclut trois tests :MBist ou Bist (Built in self test) pour les mémoires (déployé depuis 1999),IBist ou Bist pour les interconnexions (déployé depuis 2003),TBist ou Bist transactionnel (qui sera déployé à partir de 2006).De son côté, lors de la même conférence, Philips Research a également présenté un texte sur la programmation accélérée des mémoires flash via le boundary-scan.Enfin, Xilinx a introduit un bloc IP gratuit pour réaliser le test à vitesse réelle des mémoires connectées à sa famille Virtex de FPGA. Ce test est initié par l'interface boundary-scan.Ces nouvelles possibilités promettent un bel avenir au boundary-scan dans les domaines des liaisons haute vitesse, analogiques mais aussi numériques. Il reste à souhaiter que la norme IEEE 1149.5 (5) trouve un remplaçant qui soit, lui, adopté par l'ensemble des acteurs de l'industrie.En effet, une gestion des vecteurs de test Jtag par le moyen d'adressage et/ou par paquets semble nécessaire pour l'adoption du boundary-scan au niveau système. Le BTW (Board test work-shop) réfléchit à l'heure actuelle à une telle solution, cet aspect ayant été l'un des thèmes majeurs de sa première session hors des Etats-Unis, lors de la manifestation Date qui s'est déroulée en février à Paris.* National Semiconductor(1) L'appellation Jtag est couramment usitée, mais incorrecte puisqu'elle signifie Joint test action group. Jtag a défini le boundary-scan avant que son action ne soit regroupée au sein de l'IEEE. Il est à noter que cette initiative était à la base européenne, comme l'atteste le nom Jetag (Joint european test action group) porté à l'origine par le groupement.(2) IEEE Standard for in-system configuration of programmable devices.(3) IEEE Standard for boundary-scan testing of advanced digital networks.(4) IEEE Standard for a mixed-signal test bus.(5) IEEE Standard for module test and maintenance bus (MTM-Bus) protocol.

Le boundary-scan repousse ses frontières

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Le boundary-scan repousse ses frontières

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure