Couverture ElectroniqueS n°127

Pourvu d'une interface série conforme JESD204 supportant un débit de 2,1 Gbits/s, le CAN 16 bits LTC2274 de Linear Technology simplifie l'interfaçage avec un FPGA. Le nombre de broches d'E/S pour les données est en effet allégé de 16 ou 32 à une seule paire différentielle. Dans nombre d'applications, le transfert de données d'un convertisseur A/N vers un FPGA doit s'effectuer à haute vitesse. Raison pour laquelle l'interface de communication est préférentiellement de type parallèle. La contrepartie est le nombre élevé de lignes d'E/S entre les deux entités. Et ce nombre est d'autant plus grand que la résolution du CAN est haute. La conséquence en est que le boîtier et le système d'interconnexion tendent à occuper une place exagérée sur la carte. La situation devient encore plus problématique dans l'hypothèse d'une architecture à canaux multiples.Avec le LTC2274, Linear Technology apporte une réponse à ce problème. Ce CAN 16 bits est en effet doté d'une interface série soutenant un débit inédit de 2,1 Gbits/s. Dès lors, une paire différentielle remplace avantageusement les 16 ou 32 fils, respectivement en mode asymétrique SE (single-ended) ou LVDS, normalement requis pour les données.Outre la simplification du routage, un grand nombre de broches sont ainsi libérées au niveau du FPGA. Par ailleurs, dans les applications sensibles au bruit, une liaison série différentielle fait office de barrière d'isolation naturelle vis-à-vis des couplages entre les sorties numériques et les entrées analogiques.Le LTC2274 est conforme aux spécifications JESD204, approuvées par le Jedec en avril 2006, relatives aux interfaces série entre les convertisseurs de données et les circuits logiques (Asic et FPGA). A ce titre, une fonction d'embrouillage (ou scrambling) pour contourner les problèmes d'interférences et donner au spectre une allure plus aléatoire, ainsi qu'un codage 8B/10B, sont mis en &oelig;uvre (*). Grâce aux nombreuses transitions introduites dans le flux, ce dernier principe permet au récepteur en aval de se synchroniser sur les données et de recouvrer la fréquence d'horloge. De surcroît, le couplage du signal s'effectuera en alternatif, la composante continue étant virtuellement éliminée par un nombre moyen de « 0 » et de « 1 » équivalent.En pratique, le LTC2274 est compatible avec l'interface haute vitesse RocketIO des Virtex de Xilinx et celles embarquées dans les Stratix II GX d'Altera ou les ECP2M de Lattice.Un 16 bits et 105 Méch./s en boîtier de 6 mm de côtéAffichant une résolution de 16 bits, le LTC2274 est un CAN pipeliné (5 étages). Il est caractérisé par une cadence d'échantillonnage maximale de 105 Méch./s, une bande passante d'entrée de 700 MHz et une faible gigue de 80 fs rms. Sa partie frontale dispose d'un amplificateur à gain programmable. Celui-ci fixe la plage d'entrée du convertisseur, soit 2,5 V c-à-c au gain unitaire et 1 Vc-à-c au gain 1,5. Le LTC2274 offre au mieux un rapport signal sur bruit de 77,5 dB et un SFDR de 100 dBc.Bien que linéaire, la courbe de transfert du LTC2274 est affectée, comme pour tous les CAN, de petites imperfections. Celles-ci se révèlent gênantes à de faibles niveaux d'entrée, en ce sens que des signaux indésirables peuvent être générés en sortie. Pour y remédier, le LTC2274 est apte à fonctionner en mode « dither ». Dans une telle éventualité, le signal d'entrée se déplace de façon aléatoire sur la courbe de transfert du CAN afin de préserver le SFDR en régime de petits signaux.Le LTC2274 intègre en outre une circuiterie de stabilisation du rapport cyclique d'horloge, garantissant d'excellentes performances dans le cas où celui-ci serait différent de 50 %. Enfin, un générateur de patterns est également inclus, aux fins de test de l'interface série. Au chapitre des caractéristiques statiques, citons des erreurs de linéarité différentielle et intégrale de ± 1 et ± 4 dB respectivement.Réalisé en Cmos 0,35 µm, le LTC2274 consomme quelque 1,3 W sous une tension d'alimentation de 3,3 V. Il est encapsulé dans un boîtier QFN 40 broches de 6 mm de côté, dont la taille est de moitié celle des CAN 16 bits équivalents, mais à sorties parallèles. Actuellement échantillonné, le produit sera disponible en volume en juillet, dans les gammes de température commerciale (0 à 70°C) et industrielle (- 40 à + 85°C). Son prix sera situé aux alentours de 68 $ par quantité de 1 000 pièces.Le circuit est par ailleurs décliné en deux variantes un peu moins véloces, le LT2273 à 80 Méch./s et le LTC2272 à 65 Méch./s.(*) Si la norme JESD204 évoque le scrambling, son emploi reste cependant optionnel.Un VCO à très faible bruit de phaseL'américain Crystek vient d'annoncer son dernier circuit oscillateur de type VCO, fonctionnant dans la bande de fréquences de 1,93 GHz à 2,11 GHz et caractérisé par une tension de contrôle de 0,5 à 18 V et un bruit de phase typique de - 110 dBc/Hz (offset de 10 kHz). Outre une bonne linéarité, ce composant, référencé CVCO55CC-1930-2110, en encapsulation CMS (12,7 x 12,7 mm), présente une consommation maximale de 35 mA pour une tension d'alimentation de 8 V ± 5 %. D'impédance de charge 50 O, il affiche une suppression de la deuxième harmonique de - 12 dBc typique et une plage de température de fonctionnement de - 30 à + 70°C. Ce composant est au prix unitaire de 18,46 $ en volume.

Le CAN 16 bits haute vitesse se plie aux exigences des FPGA

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Le CAN 16 bits haute vitesse se plie aux exigences des FPGA

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure