Couverture ElectroniqueS n°127

La technologie d'interconnexion PCI Express s'impose dans nombre d'architectures industrielles. Le CompactPCI ne fait pas exception à la règle, et les premiers systèmes à ce nouveau standard arrivent sur le marché, avec toutefois des approches différentes selon les constructeurs. Approuvée en août 2005 par le PICMG, la spécification CompactPCI Express (dénommée usuellement EXP.0) apporte aux architectures industrielles CompactPCI, basées sur l'exploitation d'un bus PCI classique en fond de panier, la technologie de communication point à point PCI Express. Rappelons que le PCI Express est en fait un lien série basé sur une double paire de lignes différentielles LVDS (Low voltage differential signaling), permettant d'obtenir une bande passante élevée entre deux points de communication. Le signal est de type unidirectionnel, c'est-à-dire qu'une des paires différentielles est utilisée exclusivement pour le transfert des données de l'émetteur vers le récepteur, l'autre du récepteur vers l'émetteur. Ainsi, pour un lien de communication, on obtient un débit de 2,5 Gbits/s soit, en comptant les bits de contrôle et d'initialisation, une vitesse de transfert de données de 250 Mo/s dans chaque sens. Ces liens peuvent en outre être mis en parallèle. On parle alors de liens x1 (une ligne), x2 (2 lignes), x4, x8, x12, x16 et x32. Avec une architecture x32, on obtient ainsi un débit de données cumulé sur l'ensemble des lignes de 8 Go/s. L'objectif du PICMG a donc été d'adapter le standard Compact-PCI afin qu'il puisse accueillir en fond de panier des lignes PCI Express, sans remettre en cause son format mécanique. Néanmoins, il a fallu définir de nouveaux connecteurs capables de supporter à la fois les générations actuelles et futures des bandes passantes du PCI Express, ainsi que l'alimentation adéquate pour les cartes. Conséquence, sur le format 3U, les connecteurs P1 et P2 sont abandonnés. Ils sont remplacés par quatre connecteurs, qui occupent physiquement le même espace que les anciens P1 et P2 (figure 1).L'alimentation passe désormais à travers un connecteur à sept broches, baptisé UPM (Universal power module), capable de délivrer 400 W à chacune des cartes insérées dans le système. Deux connecteurs à trois rangées nommés ADF (Advanced differential fabric) supportent les liens PCI Express (x16 et x8) et sont capables de gérer une bande passante de 120 Gbits/s. Enfin, un dernier connecteur au pas métrique, dénommé eHM (enriched hard metric), est dédié à des fonctions spécifiques, comme l'insertion/extraction à chaud, la gestion de signaux de déclenchement utilisés dans le PXI ou bien l'utilisation d'entrées/sorties en face arrière. Ce dernier connecteur intègre en outre un dispositif de « détrompage mécanique » afin d'éviter des erreurs d'installation avec des cartes non conformes au standard. Quant au format 6U, les connecteurs P3, P4 et P5 restent inchangés et continueront à supporter les entrées/sorties en face arrière, les bus spécialisés comme le H110 pour la téléphonie ou bien Ethernet pour les architectures PICMG 2.16 (système commuté en topologie simple ou double étoile basé sur Ethernet).Grâce à cette approche, les châssis mécaniques CompactPCI n'ont pas à être modifiés si l'on souhaite évoluer vers du PCI Express. Mais, bien évidemment, la carte fond de panier doit être adaptée au nouveau standard. Pour ce dernier, la spécification définit cinq types d'emplacement possibles. L'emplacement système (system slot) est destiné aux cartes processeur. Il intègre les quatre connecteurs définis par le standard, avec une variante possible pour les connecteurs ADF. Chacun peut en effet router deux ou quatre ports PCI Express. En mode deux ports, le système dispose d'un lien x8 et d'un lien x16, en mode quatre ports, l'architecture délivre quatre liens x4. L'emplacement pour cartes périphériques de type 1 (Type 1 peripheral slot), quant à lui, accueille des cartes secondaires, avec elles aussi les quatre connecteurs du standard, les deux ADF étant conçus avec un lien PCI Express x8 et un lien x16. Pour ces cartes secondaires, la spécification décrit un second type d'emplacement (Type 2 peripheral slot), destiné à des cartes d'entrées/sorties de bas coût. Dans ce cas, seul le connecteur eHM, qui supporte l'alimentation de la carte en 5V, et un connecteur ADF, doté d'un lien x8, sont utilisés.Au-delà, la spécification prévoit deux emplacements supplémentaires : un emplacement dit hybride (hybrid slot) et un emplacement dédié à la commutation (switch slot). Le premier est conçu pour accueillir aussi bien des cartes CompactPCI d'entrées/sorties traditionnelles, sur un bus PCI 32 bits, que des cartes CompactPCI Express, architecturées pour un emplacement périphérique de type 2. Cet emplacement intègre un connecteur P1 traditionnel, ainsi que les connecteurs eHM et ADF. Quant à l'emplacement dédié à la commutation, il dispose, en plus du connecteur UPM pour l'alimentation, de plusieurs connecteurs ADF afin de réaliser un système entièrement commuté, où plusieurs cartes processeurs dialoguent entre elles à travers des liens directs. Au format 3U, ce type d'emplacement accueille trois connecteurs ADF et peut adresser jusqu'à sept emplacements dotés chacune de ports PCI Express x4. Au format 6U, l'emplacement pour la commutation contient huit connecteurs ADF et peut adresser jusqu'à 19 emplacements dans un châssis. Il est aussi prévu d'accoler deux emplacements dédiés à la commutation dans un châssis afin de créer des systèmes redondants.PCI Express en version PXI : cartes et châssis sont làParallèlement, la version du CompactPCI dédiée aux applications d'instrumentation, autrement dit le bus PXI (PCI extensions for instrumentation) se doit lui aussi de suivre le mouvement vers l'intégration de la technologie PCI Express. National Instruments, l'initiateur de ce standard, vient donc d'introduire en avril dernier le premier système PXI Express du marché. Celui-ci est constitué d'une carte contrôleur (référencée PXIe-8103) conçue autour d'un processeur Pentium M à 2 GHz et d'un châssis 3U à huit emplacements (référencé PXIe-1062Q). On y trouve un emplacement pour une carte système, un emplacement dédié à la gestion des déclenchements propre au PXI, quatre emplacements pour des cartes PXI traditionnelles et deux emplacements hybrides. Le slot sur lequel s'insère le module de synchronisation des signaux dispose d'un lien x4 pour un débit de 1 Go/s, comme les deux emplacements hybrides. Quant à la carte CPU de contrôle du système, elle dispose de quatre liaisons PCI Express x1, soit une vitesse de transfert des données de 1 Go/s au niveau du slot système et de 250 Mo/s les autres slots PXI Express.

Le CompactPCI Express devient opérationnel

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Le CompactPCI Express devient opérationnel

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure