Couverture ElectroniqueS n°127

picoChip propose une famille de DSP multi-c&oelig;urs en matrice hétérogène à destination des points d'accès télécoms, et notamment des mini-stations multistandard WiMax et HSDPA. Forte du succès rencontré par sa première génération de circuits pour station de base, la société picoChip lance une nouvelle génération de processeurs adaptée à un marché promis à une certaine évolution, notamment avec l'arrivée des technologies WiMax. Le britannique s'était fait connaître du marché fin 2002, à l'époque où la puissance de calcul demandée par les stations de base 3G imposait l'usage de véritables fermes de DSP et FPGA. Les équipementiers, économiquement mis à mal par la crise des télécoms, hésitaient à développer des Asic pour des procédés 90 nm immatures, alors que les standards étaient appelés à évoluer. Comme nombre de jeunes pousses, picoChip avait pris le taureau par les cornes et proposé un système sur puce constitué d'une matrice de c&oelig;urs DSP et autres unités spécialisées. Son architecture programmable picoArray, dite massivement parallèle et hétérogène, s'est avérée suffisamment puissante et souple d'utilisation pour séduire le marché, et échapper à l'échec qu'ont connu d'autres sociétés créées sur d'ambitieux projets d'architectures multi-c&oelig;urs reconfigurables. En trois ans, la société a su lever plus de 42 M$ auprès de nombreux investisseurs. Elle a gagné des marchés dans le secteur de la défense, confiant dans la pérennité de sa technologie et ses circuits sont déployés dans plus de trente réseaux d'opérateurs. La puce PC102 était ainsi composée de 240 c&oelig;urs DSP, 64 c&oelig;urs enrichis en mémoire et 4 c&oelig;urs dédiés au contrôle, en plus de 14 coprocesseurs d'accélération (FEC, corrélateurs…). La performance atteignait alors 197 milliards d'instructions par seconde ou 38,6 GMAC/s et supportait une bande passante mémoire de 3,3 Tbits/s. Cette matrice hétérogène a également su concilier le savoir-faire des ingénieurs matériels rompus aux langages de description comportementale utilisés sur les FPGA, avec celui des ingénieurs logiciels, plus à l'aise dans la programmation séquentielle des algorithmes. Le flot de développement adopte ainsi une description de la connectivité de l'architecture système héritée du FPGA avec le langage picoVHDL. Les boucles logicielles comportementales affectées aux blocs fonctionnels sont programmées en C ou en assembleur et l'ensemble est automatiquement distribué sur la matrice hétérogène. Les ressources de calcul et de communication entre les blocs sont ainsi allouées lors de la compilation, ce qui permettrait à ce système multiprocesseur de fournir des temps d'exécution déterministes. Des stations de base évolutives Afin de prouver la souplesse de cette architecture, le fournisseur propose différents designs de référence, dédiés aux stations de base W-CDMA/HSDPA/HSUPA et WiMax. L'un d'entre eux permet d'ajouter la fonctionnalité WiMax à l'aide d'un circuit nouveau, le PC202, rajouté sur une ministation W-CDMA faisant appel à deux circuits PC102 d'ancienne génération. Une telle station utilisera WiMax pour le réseau de collecte arrière et sera donc aisément déployée. Composée de trois circuits, la famille PC20x est destinée à une large gamme d'équipements de télécommunications cellulaires, allant des points d'accès utilisateur (PC202) aux stations de base milieu et haut de gamme (PC203), en passant par les équipements servant au maillage du réseau, sans oublier les stations d'entrée de gamme (PC205). Les circuits PC202 et PC205 intègrent ainsi un c&oelig;ur Arm926EJ-S cadencé à 280 MHz qui prendra en charge les tâches de contrôle MAC dans des équipements autonomes, la matrice de c&oelig;urs hétérogène picoArray (198 DSP sur le PC202) restant spécialisée dans la partie radio logicielle. Les circuits disposent à cet effet d'une interface numérique asynchrone 150 Méch./s-16 bits en entrée et en sortie pour la connexion directe aux chipsets radio. Les circuits possèdent d'un contrôleur MAC Ethernet 10/100 et peuvent être initialisés à partir de l'interface MII inverse. Ils seront ainsi rapidement mis en &oelig;uvre pour la mise à niveau d'une architecture de routeur classique, par exemple pour augmenter un point d'accès Wi-Fi d'une fonction WiMax évolutive. Les circuits PC203 et PC205 sont bâtis sur une matrice picoArray plus étoffée. Le PC203, dépourvu de c&oelig;ur Risc, est muni d'une interface processeur. Destiné aux stations de base les plus complexes, il sera associé à un processeur réseau. Ces deux composants sont dotés d'une triple interface numérique vers le chipset radio. Ils seront en effet mis en &oelig;uvre dans des architectures à fort besoin en bande passante, voire de type Mimo. Ils sont de plus dotés d'une interface permettant la mise à l'échelle du système par connexion directe de plusieurs circuits. Les DSP présents dans la famille PC20x sont compatibles avec ceux du circuit PC102 d'ores et déjà déployé en volume. Les systèmes à base de PC102 pourront donc rapidement migrer et évoluer vers les nouvelles familles pour bénéficier de la réduction des coûts : la série PC20x démarre à un prix unitaire de 25 $ en volume. Les trois circuits sont dotés d'un moteur de cryptographie (AES, DES, 3DES) et de coprocesseurs optimisés pour les fonctions FFT/IFFT (jusqu'à 1 024 points ou 2 048 par logiciel) et pour les décodages Viterbi et autres turbo codes, y compris ceux à convolution (CTC) pour la spécification WiMax 802.16e. L'accès à cet ensemble de fonctions est proposé dans l'environnement de développement de picoChip afin d'en faciliter l'usage. Chaque processeur individuel constitue un DSP complet, avec un multiplieur 16 x 16 et des accumulateurs 40 bits. Ils disposent d'une mémoire locale pour les instructions et les données. Le c&oelig;ur DSP est conçu selon une architecture LIW (Long instruction word) à trois voies modifiée. Ainsi un processeur peut exécuter une instruction MAC et jusqu'à trois autres instructions au cours d'un seul cycle. Avec les 248 c&oelig;urs présents dans les circuits PC203 et PC205 qui fonctionnent à 160 MHz, on obtient ainsi la performance de 160 Gips, 31 GMAC/s et 8 Gmul/s, sans compter les opérations effectuées par les moteurs dédiés cités plus haut.

Le DSP pour stations de base télécoms s’adapte aux nouveaux types de points d’accès

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Le DSP pour stations de base télécoms s’adapte aux nouveaux types de points d’accès

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure