Langage orienté objet, SystemVerilog requiert un mode d’écriture particulier des fichiers de test et permet une vérification à base d’assertions des circuits intégrés complexes. Il apportera en sus des vues originales de la conception.

Pour faciliter la création des fichiers de test efficace et réutilisable, le langage SystemVerilog apporte des concepts orientés objet, similaires à

…