Couverture ElectroniqueS n°127

A l'opposé de la tendance actuelle qui vante les approches multic&oelig;urs, Mips présente une architecture Risc 32 bits multithread. Le fournisseur justifie cette approche de manière fort convaincante. En écoutant Kevin Kissel, architecte principal du nouveau c&oelig;ur 34K, établi en France depuis l'ère Silicon Graphics, on est vite convaincu que, pour augmenter les performances et réduire la consommation d'un microprocesseur, il y a d'autres voies à explorer avant de se lancer dans les approches multic&oelig;urs. Pour faire évoluer un microprocesseur, il est courant en première approche d'allonger le pipeline et de le paralléliser pour lui permettre de délivrer à l'occasion deux résultats d'instruction à la fois. Ceci coûte en espace silicium et en consommation, mais ne peut garantir une utilisation optimale en toutes circonstances. C'est la solution privilégiée lorsqu'il s'agit d'augmenter la fréquence de travail mais, dans de nombreux cas, les étages du pipeline sont en attente d'une donnée : les mémoires ne voient leur vitesse doubler que tous les six ans, contre deux ans en moyenne pour les processeurs. Une approche souvent adoptée aujourd'hui consiste à multiplier tout simplement les c&oelig;urs de processeur sur la puce. Cela se justifie pleinement lorsqu'on vend de la surface de silicium alors que la taille du transistor diminue. En revanche, les problèmes de consommation et de taux d'occupation du pipeline ne sont pas résolus, sans parler de la complexité logicielle. Si l'on se réfère à la position du leader technologique Intel, on se souvient que le géant avait exploré la voie du multithreading avant de juger qu'il était temps de passer au double c&oelig;ur dans le monde des ordinateurs. L'inventeur du microprocesseur promet même de fournir à l'avenir un double c&oelig;ur multithread. Autre leader, cette fois dans l'embarqué, Arm profite des approches de conception synthétisables adaptées au monde du système sur puce et ne néglige ni l'allongement du pipeline, ni les architectures multic&oelig;urs, ni les accélérateurs matériels, ni même les approches asynchrones mais parle peu de multithreading. Pour Mips, le multithreading offre d'autres avantages, notamment dans la gestion des interruptions puisque le processeur, qui possède des registres et compteurs de programme dupliqués, n'a plus besoin de sauvegarder le contexte. L'exécution des branchements sera également plus efficace. Avec son nouveau c&oelig;ur 34K, Mips propose une architecture basée sur le pipeline à huit étages du prédécesseur 24KE (version SIMD et DSP du 24K), mais n'hésite pas à qualifier l'évolution de révolutionnaire. Pour exécuter les deux benchmarks EEMBC OSPF et PKFLOW simultanément sur deux threads, le 34K met seulement 60 % du temps nécessaire au 24KE pour exécuter consécutivement les deux codes de test. Le nombre d'instructions finalisées par top d'horloge passe de 0,37 à 0,61 sur le 34K, ceci avec seulement 14 % de silicium en plus et sans conséquence sur la mémoire cache (2 x 16 Ko dans les deux cas) et un temps d'accès à la Dram identique de 90 cycles. Le taux d'échec en accès au cache ayant augmenté (5,16 % pour le multithread contre 4,41 %), la performance serait encore meilleure en utilisant davantage de threads. Car l'architecture Mips MT-ASE sur laquelle repose le 34K offre plus qu'un processeur bicéphale compatible avec la génération précédente. Faire tourner deux OS L'ubiquité du processeur matériel intervient à deux niveaux. Tout d'abord par le biais d'éléments processeurs virtuels (VPE). Au nombre de deux, ces derniers se comportent comme des processeurs indépendants. Il est donc possible de faire tourner deux systèmes d'exploitation : Windows CE et Linux pourquoi pas ! Cela aurait peu de pertinence commerciale, on pensera donc plus certainement à un second OS temps réel. Au-dessus de ces unités, les TC ou Thread Contacts font le lien avec l'OS par le biais d'une couche d'abstraction logicielle. Le système d'exploitation voit ainsi un processeur pour chaque TC présenté par le VPE qui supporte le système d'exploitation. Pour l'utilisateur, la flexibilité est importante, puisque l'organisation des TC au-dessus des VPE se sélectionne au moment du démarrage du processeur. Il est donc possible de profiter d'une répartition optimale des TC au-dessus des VPE selon l'application, le nombre et le type d'OS exécutés. Il est ainsi possible d'assigner un à cinq contacts de threads à un processeur virtuel, et les TC restants à l'autre VPE. Les VPE reposent sur l'unité d'exécution proprement dite, à travers une couche matérielle de qualité de service, chargée de la gestion des ressources et des priorités et permettant de garantir le déterminisme cher aux applications temps réel. Pour le benchmark évoqué plus haut, le 34K mettait en &oelig;uvre deux VPE et 2TC. Chaque TC représente 0,28 mm2 contre 0,42 mm2 pour un VPE en 0,13 µm. Les c&oelig;urs de la famille 34K peuvent être configurés pour présenter jusqu'à deux VPE et cinq TC.

Le multithreading vole au secours des c

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Le multithreading vole au secours des c

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure