Couverture ElectroniqueS n°127

Avec la plate-forme de prototypage virtuel Real-View System Generator, dédiée aux développeurs de logiciels applicatifs, Arm enrichit sa gamme d'outils au niveau système et se positionne de plus en plus comme un acteur du domaine de la CAO. Générer et tester les logiciels applicatifs qui seront embarqués sur un système électronique, bien avant la mise à disposition d'un prototype physique, est un défi important pour toutes les équipes de conception. Pour y parvenir, il faut avoir à disposition un prototype virtuel, c'est-à-dire une plate-forme logicielle qui représente fonctionnellement le produit final (console de jeux, téléphone mobile…), et sur laquelle on peut faire tourner le logiciel applicatif et le système d'exploitation qui y seront physiquement installés.Jusqu'à présent, Arm proposait avec SoC Designer un outil d'exploration d'architecture au niveau système, écrit en SystemC, sur lequel il est certes possible de valider du logiciel applicatif, mais à des vitesses limitées (lié au noyau de simulation SystemC). Contrainte incompatible avec les exigences des développeurs de code applicatif. En proposant RealView System Generator, Arm s'adresse cette fois-ci directement à cette population de développeurs. En cela, la société suit le mouvement initié notamment par CoWare qui a introduit cette année ses outils Virtual Platform Designer et Virtual Platform (Electronique n° 169, p. 19).Une conception graphiqueAvec ce nouveau membre de la famille RealView, il s'agit d'être précis au niveau des registres, et non au niveau cycle, un degré de précision inutile pour les logiciels purement applicatifs. Ainsi, avec RealView System Generator, il est par exemple possible de réaliser le boot d'un système d'exploitation comme Linux en quelques secondes, contre plusieurs minutes sur une plate-forme en SystemC. L'objectif annoncé par Arm est de délivrer des vitesses de simulation de l'ordre de 75 MHz par GHz disponible sur la station hôte.Concrètement, avec une interface graphique similaire à l'outil RealView SoC Designer, l'utilisateur construit son système en glissant-déposant sur une feuille de travail les différents composants de sa plate-forme (en fait les modèles de processeurs et de périphériques) qu'il peut paramétrer comme il le souhaite. Ensuite, après avoir débogué l'ensemble, la phase de compilation transforme les jeux d'instructions des modèles d'Arm en un jeu d'instructions Intel (code Lisa) exécutable directement sur la station hôte (Windows ou Linux sur une architecture x86. Sur cet exécutif, les développeurs peuvent alors déboguer leur code logiciel applicatif grâce à l'intégration étroite avec l'environnement de débogage logiciel RealView Development Suite d'Arm. Enfin, la solution permet aussi de visualiser sous forme graphique et de manière interactive les résultats de l'application : déroulement d'un jeu vidéo, animation de l'écran d'un mobile…Pour le moment, RealView System Generator est livré avec les modèles des processeurs Arm926EJ-S, Arm1136JF-S et Arm1176JZF-S. Les modèles Arm1156T2F et Cortex A8 sont prévus pour le courant de l'année prochaine, et les architectures Arm11 multic&oelig;urs pour l'année 2008. Ces modèles incluent le support des technologies Trusted Zone (sécurisation au niveau matériel du déroulement d'une application), Jazelle (accélération de code Java) et IEMN (Intelligent energy manager, pour réduction de la consommation). Quant à la bibliothèque de périphériques PrimeCell disponible, on y trouve des compteurs Uart, une horloge temps réel, des contrôleurs d'écrans LCD, un contrôleur d'interruption, un contrôleur Ethernet, des Del et des commutateurs. Un accélérateur graphique 3D et un codec audio sont prévus dans les prochains mois.La génération du réseau d'interconnexion s'améliore Parallèlement à RealView System Generator, Arm introduit les nouvelles versions de ses logiciels Amba 3 AXI Configurable Interconnect, pour la configuration d'un système d'interconnexion sur un SoC, et Amba Designer, qui est une extension de RealView SoC Designer axé sur la modélisation, la simulation et la génération de blocs IP d'interconnexion. La combinaison de ces deux outils autorise la construction d'un réseau de communication d'un SoC complexe à partir de la technologie de bus Amba d'Arm. En ce sens, la solution est en compétition avec les solutions de génération de Network On Chip comme celles du français Arteris ou de l'anglais Silistix.Grâce à ces logiciels, l'utilisateur peut choisir au sein de la bibliothèque PrimeCell d'Arm les blocs IP constitutifs du réseau (contrôleur mémoire, interfaces…), les configurer, générer un modèle en SystemC puis analyser et simuler l'ensemble (analyse de trafic, temps de latence, etc.). Une fois ce travail réalisé, Amba Designer génère le bloc de propriété intellectuelle du réseau d'interconnexion au niveau RTL, compatible avec le format IP-XACT 1.2 défini par le consortium Spirit, accompagné de son modèle de plus haut niveau en SystemC.

Le prototype virtuel à portée des développeurs d’applications Arm

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Le prototype virtuel à portée des développeurs d’applications Arm

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure