Le test de circuit adopte le « scan adaptatif »

Le 01/04/2005 à 0:00 par François Gauthier

L’outil DFT Compiler Max de Synopsys assure une réduction des données de test d’un circuit d’un facteur 10 à 50, en utilisant la technique classique du test « scan », mais en privilégiant une approche combinatoire originale.

Les opérations d’implantation des techniques de test au sein d’un circuit peuvent représenter de 10 à 25 % du coût

Cet article n'est pas accessible publiquement.
Connectez-vous pour accéder à ce contenu.

Copy link
Powered by Social Snap