Couverture ElectroniqueS n°127

Dans les outils de conception au niveau système, l’outil CatapultC de Mentor franchit une étape en autorisant la synthèse directe en RTL de blocs de contrôles décrits en C/C++. Un pas vers la synthèse de haut niveau de circuits complets. La mise en œuvre des technologies de synthèse de haut niveau, c’est-à-dire la compilation d’une description en C/C++ ou en System C d’un circuit en un code RTL synthétisable, est de plus en plus répandue dans les équipes de développement de circuits complexes. Jusqu’à présent, cette approche s’est révélée particulièrement efficace pour la conception de blocs de traitement de signal (FFT, décodeurs vidéo…), ceux où les données sont traitées de manière séquentielle. En revanche, en ce qui concerne les logiques de contrôle, pour lesquelles il n’y a pas de synchronisation implicite liée à des flux de données, mais une synchronisation de machines d’états sur des cycles d’horloge, les solutions existant sur le marché comme Bluespec ou celle d’Esterel (dont la technologie vient d’être rachetée par Synfora, un autre acteur de la synthèse de haut niveau) utilisent des formalismes de description spécifiques. Avec l’évolution majeure de son outil de synthèse de haut niveau CatapultC, introduit sur le marché en 2004, Mentor Graphics offre désormais la possibilité d’utiliser les langages standard C/C++ aussi bien pour des blocs algorithmiques que pour des blocs logiques, ouvrant ainsi la voie à une synthèse globale de haut niveau pour des circuits complets. Rappelons qu’à l’heure actuelle, le marché des outils de synthèse du C vers le RTL est estimé à 30 millions de dollars, par Gary Smith de la société d’analyse EDA. Mentor, toujours selon Gary Smith, détiendrait 51 % de parts de marché, suivi par Forte Design, avec 30 %. Depuis l’introduction de son logiciel CatapultC, Mentor a donc su s’imposer sur ce secteur en développement, sur lequel il devrait retrouver Cadence, qui annonçait en 2008 sa solution C-to-Silicon (bien que pour l’instant très peu déployée sur le marché, cette solution aborde, elle aussi, la synthèse des blocs de contrôle). Certes, pour le moment, la taille du marché reste modeste. Mais pour Simon Bloch, directeur général de la division ESL, HDL Design and Synthesis de Mentor, « la vitesse d’adoption de ce type de technologie est finalement similaire à ce que l’on a pu observer lors de l’introduction des techniques de synthèse du RTL ». Une vérification automatisée Avec la version 2009a de CatapultC, on aborde donc cette fois-ci la synthèse de véritables blocs de contrôle (contrôleurs de cache, arbitres de mémoire…), dont le comportement peut être décrit de manière explicite avec une machine d’états écrite en C++. La difficulté consiste ici à réaliser une synthèse “ mixte ” du circuit, blocs algorithmiques et blocs de contrôle ensemble, avec les communications ad hoc entre eux. Pour y parvenir, Mentor a développé dans CatapultC une classe C++ synthétisable qui permet, grâce à un style de codage spécifique, de décrire les communications de type asynchrone entre les logiques séquentielles d’un côté, synchronisées par des données, et des logiques de contrôle de l’autre, synchronisées sur des horloges. Ainsi, en restant dans les langages C/C++, les concepteurs peuvent décrire, selon Mentor, les communications, la gestion des priorités et la coordination des tâches dans une représentation abstraite du matériel. Reste le problème de la vérification qui est essentiel. D’ailleurs, selon une étude réalisée par Mentor auprès de ses utilisateurs, et contrairement à une idée reçue, c’est l’aspect vérification qui est le déclencheur à l’adoption des techniques de synthèse de haut niveau, et non, comme on pourrait le croire, l’amélioration de la productivité. Car avec un outil comme Catapult, les “ testbench ” sont automatisés et autorisent la vérification de l’ensemble du flot, du code C jusqu’au RTL, sans rupture. Dans le cas présent, comment être certain que le RTL, avec son timing, synthétisé à partir d’un modèle hybride (algorithmes et contrôles) décrit en C/C++ non “ timé ” est correct ? Pour ce faire, Mentor a développé une technique brevetée de rétro annotation du code RTL, dans le C/C++ source. En d’autres termes, il s’agit de prendre en compte les données de timing directement dans le code C, via un sur ensemble en SystemC, donc de déboguer le RTL dans le contexte du code C. Au-delà, la version 2009 de Catapult intègre aussi des fonctions automatisées de prise en compte de techniques de réduction de la consommation. Notamment la technologie dite du “ clock gating ” qui autorise une gestion dynamique de l’alimentation et des horloges des blocs logiques. Le prix de l’outil CatapultC Synthesis est compris, selon les options, entre 140 000 et 390 000 dollars en licence annuelle. L’outil de synthèse de haut niveau CatapultC prend désormais en compte des blocs de contrôle, comme ici un arbitre de mémoire, en association avec des blocs de traitement de données, l’ensemble à partir d’un code en C/C++.

Les blocs de contrôle sont désormais pris en compte par la synthèse de haut niveau

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Les blocs de contrôle sont désormais pris en compte par la synthèse de haut niveau

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure