Les circuits de contrôle de flux séquentiel exploitent la SDram DDR

Le 19/04/2004 à 7:00 par Philippe Dumoulin

Dans les applications de communications à haut débit, les deux Fifo d’IDT autorisent une gestion performante du flux de données en utilisant de la mémoire SDram DDR externe, pour le stockage et le transfert d’au plus 1 Gbit de données.

S’inscrivant dans la continuité des produits de gestion de flux de données récemment introduits par IDT

Cet article n'est pas accessible publiquement.
Connectez-vous pour accéder à ce contenu.

Copy link
Powered by Social Snap