L’américain Rambus spécialiste des architectures mémoires Dram veut multiplier par huit le débit de ces dernières de manière à porter la bande passante mémoire des systèmes sur une puce à 1 To/s.

Partant du constat qu’à l’horizon 2010-2011, un grand nombre de sous-systèmes mémoire nécessiteront une bande passante de l’ordre du téraoctet par seconde (To/s), Rambus

…