Couverture ElectroniqueS n°127

Peu d'innovations à Semicon Europa mais quelques améliorations dont certaines issues d'activités de coopérations accrues dans les process. Et un consensus en faveur de la lithographie en immersion. Munich Le marché est reparti à pleine vapeur pour les fournisseurs d'équipements destinés à la production de semiconducteurs l'association Semi avance une croissance de 39 % pour cette année, mais le salon Semicon Europa, dont l'édition 2004 vient de se tenir à Munich, était à la peine (voir encadré). Pourtant, les visiteurs qui ont fait le déplacement ont pu constater que, même s'il y a de moins en moins de nouveautés technologiques coïncidant avec un salon, un certain nombre d'exposants ont mis l'accent sur des solutions répondant à des besoins plus ou moins immédiats de l'industrie. Solutions qui, dans de nombreux cas, ne se traduisent désormais plus seulement par la mise au point d'un équipement mais par la disponibilité d'un ensemble “ outil + process ”. Complexités croissantes obligent. Les évolutions présentées dans le domaine de la lithographie apparaissent, elles, un peu plus futuristes mais il y a consensus parmi les trois grands fabricants d'équipements dans ce domaine (ASML, Nikon et Canon) : la lithographie en immersion permettra de passer aux prochaines étapes technologiques avec des structures de 65 nm et 45 nm sans nécessiter une génération d'équipements complètement nouveaux. L'optique reste de mise. ASML a d'ailleurs profité de l'occasion pour annoncer son modèle de production Twinscan XT:1400 (un équipement 193 nm) adapté aussi bien à la lithographie classique qu'à la lithographie en immersion. Cette dernière sera rendue possible grâce à un “ kit d'immersion ” qui sera, lui, disponible fin 2005. La disponibilité de solutions globales “ outil + process ” L'exemple le plus significatif de la nécessité des coopérations entre les fabricants de semiconducteurs, les équipementiers et les fournisseurs de matériaux porte sur l'intégration d'un process avec un diélectrique à faible constante diélectrique. Dans ce domaine, les problèmes ont surgi non pas tant au niveau du matériau ou du process directement lié à son dépôt qu'au niveau de la fiabilité du produit fini (craquelures, adhérence, humidité, etc.). Aujourd'hui, les travaux dans ce domaine sont effectués en coopération entre les différents partenaires, notamment au sein de Sematech et à Crolles, avec pour résultat que l'utilisation des process avec des matériaux faible k ne deviendra probablement vraiment courante qu'en 2006, donc seulement à partir du n&oelig;ud technologique 65 nm. Les travaux de FSI International au niveau du conditionnement de surface des tranches vont dans le même sens. La firme, spécialisée dans le “ nettoyage ” des tranches, a ainsi développé des solutions (front-end et back-end) pour réduire les dégradations au niveau des couches traitées. Il s'agit de retirer les particules de contamination sans (trop) attaquer la couche sous-jacente, notamment les couches d'oxydes. FSI travaille aussi bien dans le domaine des diélectriques faible k (utilisés pour l'interfaçage entre les couches de métal, en cuivre notamment) que dans celui des diélectriques fort k (pour les grilles des transistors) avec des fabricants de semiconducteurs. Ayant constaté que certains procédés de nettoyage effectués après le dépôt des diélectriques faible k faisaient remonter la valeur de constante diélectrique, FSI a mis au point un composé chimique original (il n'en dévoile pas la composition pour l'instant) qui supprimerait ce problème. Dans le domaine des diélectriques à constante élevée (fort k) pour les grilles des transistors, la société a mis au point une technique de nettoyage par une méthode novatrice de pulvérisation de produits chimiques qui supprimerait presque la totalité des particules en enlevant moins de 1 angström de la couche d'oxyde. En combinant cette méthode de pulvérisation à sa technique existante dite Cryokinetic, elle estime pouvoir enlever toutes les particules sans attaquer la couche d'oxyde. Dans ce même registre, à savoir la nécessité de passer à un diélectrique de grille à constante diélectrique élevée, les coopérations sont déjà engagées. Tegal a ainsi annoncé, en avant-première à Semicon Europa, un programme de développement commun avec Sharp Laboratories of America dans le domaine du dépôt de couches minces. Ces travaux porteront sur le dépôt de diélectriques fort k de type Hf02 ou Ta2 selon une technique dite NLD (ou nano-layer deposition). Comparé au process ALD (ou atomic layer deposition), la vitesse de process pourrait être multipliée par un facteur 5 à 10 pour les couches ultraminces ainsi déposées. La firme vise notamment la mise au point d'un procédé dédié à la réalisation des grilles mémoires de MRam et de Fram, un process qui sera intégré à son équipement. La technique NLD s'appliquera aussi au dépôt de cuivre et des barrières d'interfaçage entre couches pour éviter les migrations chimiques.

Les fournisseurs d’équipements intègrent les process

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Les fournisseurs d’équipements intègrent les process

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure