Couverture ElectroniqueS n°127

Avec les réductions de coûts en trame de fond de tous les projets en cours, il est très difficile pour les concepteurs de justifier l'emploi d'Asic ou d'ASSP. En connaissance de quoi les fabricants de FPGA se parent de leurs plus beaux atours. C'est la crise, repentez-vous ! D'aucuns auront beau parler de croissance négative pour que la pilule semble moins amère à avaler, les concepteurs d'équipements, en particulier pour les applications à fort volume du grand public, entendent aujourd'hui plus que jamais faire plus avec moins. Moins de temps de développement, un porte- feuille humain et financier au régime sec sont autant d'arguments qui limitent les choix technologiques en matière de développement de nouveaux produits. La réalisation de circuits spécifiques est en première ligne : Asic ou ASSP, ces composants souffrent d'un NRE habituellement imposant qui s'amortit sur le volume des ventes, bien que dans le contexte actuel les fondeurs et les concepteurs soient prêts à revoir les tarifs de leurs études. Malgré tout, le porte-monnaie du consommateur de produits grand public comme industriels a tendance à souffrir d'oxydation aux jointures en ces temps difficiles, de même que les revendeurs rechignent à faire des stocks qui leur coûtent davantage qu'ils ne leur rapportent. Moins d'équipements vendus implique moins de composants produits, et un amortissement plus long et moins assuré pour des circuits à coûts élevés de développement. Trop risqué pour ceux qui tiennent les cordons de bourses qui peinent de malnutrition. Dans une telle optique, le choix du circuit intégré spécifique ne serait-il plus de saison lorsque la consommation décline ? C'est en tout cas l'occasion pour les amateurs classiques d'Asic d'être un peu moins fidèles à leurs traditions et de porter leur regard vers d'autres options. D'un côté, les systèmes à microcontrôleurs : mais l'exemple de l'automobile, historiquement limitée à l'emploi de ce type de produits dans les ECU notamment, qui cherche au contraire à se dégager de cette approche en s'orientant vers des circuits bien plus souples et fraîchement reconnus en conformité aux applications embarquées, est à contre-courant. Performances ET consommation ? Pas de miracleEn outre, Lattice s'enorgueillit d'avoir développé ce composant de A à Z dans une technologie réellement basse consommation, rappelant qu'entre performances pointues et pertes minimales, le transistor élémentaire idéal permettant d'avoir le beurre et l'argent du beurre n'existe pas ; et d'ajouter que ses technologies 90 ou 65 nm n'ont rien à envier à certaines gravures certes plus fines, mais péchant par des courants de fuite statiques globalement plus importants. Achalandé de ces ressources, l'ECP3 a été profilé pour les applications à fort potentiel de volume et nécessitant des performances raisonnables, que sont les réseaux d'opérateurs de type accès ou métropolitain, les stations de base de la téléphonie sans fil, ou la diffusion vidéo. Il ne serait que 10 % plus cher que les circuits d'entrée de gamme, disposant notamment de ressources DSP à liaisons en cascade optimisées, supportant des protocoles courants tels que Gigabit Ethernet, XAUI (10G) ou SGMII, ou encore CPRI ou SMPTE. Didier Secnazi (Barco Silex) : « n'enterrons pas trop vite les Asic ! » Electronique : à étudier les dernières annonces des principaux fabricants de FPGA, c'est une vieille bataille avec les circuits spécifiques qui aborde un nouveau chapitre. Peut-on y voir une redistribution des cartes inéluctable aux dépens des Asic, qu'on pourrait croire a priori moins bien armés pour affronter le contexte économique actuel ?Didier Secnazi : les annonces récentes des deux principaux fournisseurs FPGA, concernant leurs nouvelles familles en 40 nm, montrent que l'évolution technologique ne ralentit pas.Elle nous apporte ici toujours plus de densité, d'intégration et de performances et surtout, dans le cas des FPGA, une réduction de coût et de consommation. Et ceci ne manque pas de relancer le débat qui oppose, depuis sa création, la logique programmable aux Asic. Normal, dans la mesure où la réduction du prix d'un composant FPGA diminue l'intérêt d'investir dans un circuit spécifique, dont l'atout principal est son coût unitaire. Cette évolution a donc pour effet naturel d'accroître le volume de composants nécessaires pour amortir l'investissement de développement. Néanmoins, ce raisonnement est essentiellement basé sur le fait que le coût d'investissement dans un Asic augmente considérablement avec l'évolution technologique, surtout en raison du coût des masques. Il suppose donc que l'on compare Asic et FPGA à technologies équivalentes. Or, si le recours à une technologique comparable est parfois rendu nécessaire par des exigences de performances (par exemple au niveau d'interfaces série ou mémoires), on constate en pratique que, dans la plupart des cas, le développement d'un Asic ne requiert pas les technologies les plus récentes et s'arrange bien de procédés de fabrication moins denses, plus matures et surtout moins onéreux.Par exemple, un circuit complexe requérant du 65 nm en FPGA pourra très probablement être réalisé dans un « standard cell » en technologie 0,18 µm.Cela fait une différence de trois générations et donc un niveau d'investissement pour cet Asic considérablement moins important, et de fait une quantité minimum requise nettement inférieure à ce que l'on aurait pu imaginer à géométrie équivalente.Il faut aussi préciser que s'ajoute à cet avantage de prix unitaire en fonction du volume la possibilité d'optimiser la consommation, l'intégration, les performances et le côté contractuel légal qui engage fournisseur et client. Tout ceci doit être pris en considération.La pratique industrielle nous montre clairement qu'il est encore prématuré d'enterrer les Asic, qui sont encore souvent le meilleur choix économique pour des applications de volume.D'ailleurs, les fabricants de FPGA ne s'y trompent pas, puisque certains proposent des solutions de type Asic ou assimilées, et d'autres annoncent qu'ils visent dorénavant aussi le marché des composants ASSP.

Les FPGA s’orientent vers les infrastructures télécoms sans fil

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Les FPGA s’orientent vers les infrastructures télécoms sans fil

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure