Couverture ElectroniqueS n°127

Après des années de recherches et de tentatives plus ou moins fructueuses, les industriels des semiconducteurs peuvent désormais déployer sans risque des méthodologies de conception au niveau système (ESL), matures ou presque, en s'appuyant sur une offre commerciale qui s'étoffe de mois en mois. Contrairement à ce que l’on pourrait penser, donner une définition du concept ESL (conception au niveau système) est plus facile qu’il n’y paraît… si l’on considère que tout ce qui est à un niveau d’abstraction au-dessus du RTL* dans un flot de conception peut être regroupé sans le concept de ESL. « Il s’agit du plus petit dénominateur commun pour l’ensemble des niveaux d’abstraction au-dessus du RTL », avance Jean-Marie Saint-Paul, directeur européen pour les solutions front-end numériques et analogiques chez l’américain Mentor Graphics. Cette définition ne fait toutefois pas spécialement “ avancer le schmilblick ”, ni mieux appréhender et comprendre en quoi les méthodologies et les outils se distinguent et peuvent apporter comme avantages. Essayons d’aller plus loin. L’offre commerciale décolle Le concept de conception au niveau système n’est pas vraiment nouveau. Des recherches ont lieu dans ce domaine depuis plus d’une quinzaine d’années et il existe déjà sous forme flots propriétaires implémentés chez quelques grands industriels. Ce qui a changé, c’est l’effervescence autour de ce concept, en particulier autour des plates-formes virtuelles, de la synthèse de haut niveau et des standards. Résultats : des solutions commerciales ont fait leur apparition sur le marché au cours de ces deux dernières années, ce qui a permis une véritable adoption des méthodologies ESL… malgré des débuts hésitants et un peu laborieux. En cause d’abord une définition très large (et, avant cela, parce que les besoins ne se faisaient pas encore sentir), polluée de surcroît par un abus marketing de l’acronyme ESL de la part de nombreux fournisseurs d’outils de conception afin de coller au plus près à la mode (il y a un effet de mode, aussi, sur le marché des outils de conception). « Comme il n’y a pas eu une foule de termes définissant cet espace, l’ESL est devenu une sorte de réceptacle pour tout. Un système du point de vue d’un concepteur de téléphone portable peut, par exemple, être considéré comme un simple “ bloc ” pour un développeur de réseaux téléphoniques », reconnaît Brett Cline, vice-président du marketing et des ventes de l’américain Forte Design Systems. « Tout le monde semble avoir sa propre définition de l’ESL. Gary Smith (1) prétend avoir inventé le terme et j’aime utiliser sa définition : la création d’une conception au niveau système, afin de pouvoir développer simultanément les parties matérielle et logicielle », ajoute Bill Neifert, fondateur et CTO de l’américain Carbon Design Systems qui a racheté l’outil SoC Designer du britannique ARM. En travaillant à un niveau d’abstraction plus élevé que celui du RTL, les concepteurs n’appréhendent plus seulement le seul système sur une puce, mais aussi tout ou partie du système dans lequel il s’intègre. Cela comprend ainsi les aspects logiciels. « L’ESL n’est pas de l’EDA , explique Christophe Guittard, vice-président et directeur général pour l’Europe de l’américain Vast Systems Technology. Ce sont les “systémiers” non les fournisseurs de semi-conducteurs, qui apportent la valeur ajoutée ». Comme les spécialistes de la CAO électronique n’ont pas forcément la culture des gens du logiciel, les fournisseurs de solutions ESL ont essayé de mettre en place un écosystème regroupant tous les partenaires d’une chaîne de développement, par exemple automobile, pour mieux comprendre les préoccupations des “ systémiers ” et les besoins des clients finaux. Ils doivent faire face à un autre défi : l’absence d’un marché d’une taille suffisante. Les ventes d’outils de conception au niveau système se sont, selon l’association EDAC (EDA Consortium), élevées à 200 millions de dollars en 2008, très loin donc des 1,6 milliard de dollars prévus par le cabinet d’études Gartner (voir encadré page 20). Les fournisseurs d’outils de conception pour circuits intégrés sont confrontés à un modèle économique différent du leur : les développeurs logiciels sont habitués à ne pas dépenser beaucoup pour des compilateurs C et des débogueurs, disponibles en très grands volumes. Rôle central des plates-formes virtuelles Ce que confirme M. Saint-Paul (Mentor Graphics) : « Notre métier change pour répondre à celui de la chaîne globale de l’électronique. La différenciation entre produits ou versions se fait désormais par logiciel – où se trouve la valeur ajoutée d’une société – et non plus au niveau du matériel .» « Pour preuve de l’importance croissante du logiciel dans les systèmes sur une puce, les investissements liés au développement logiciel représentent de nos jours plus de la moitié des efforts de conception du système entier », ajoute Francis Wiest, directeur des solutions stratégiques chez Synopsys. La prise en compte des aspects logiciels n’est qu’une partie des contraintes toujours plus fortes auxquelles sont confrontés concepteurs et industriels. Citons entre autres la réduction du cycle de vie des produits à seulement un an (au lieu de trois à cinq ans), en particulier dans le domaine de l’électronique grand public, la complexité intrinsèque des circuits intégrés liée aux exigences drastiques de faible consommation et aux process de fabrication en 65 nm, 45 nm et bientôt moins, etc. « Presque 70 % (2) de nos utilisateurs recherchaient une nouvelle approche de conception, les méthodologies actuelles ne pouvant garder le rythme imposé par la complexité croissante des systèmes sur une puce. Passer à un niveau d’abstraction supérieur à celui du RTL leur permettait de gérer cette complexité et d’accélérer leur productivité », affirme Simon Napper, président et CEO de Synfora. Selon M. Neifert (Carbon Design Systems), les utilisateurs adoptent en premier lieu une méthodologie de conception au niveau système pour deux tâches : l’exploration architecturale et le développement des logiciels bien avant même la disponibilité du silicium. L’exploration architecturale est un moyen plus simple que les méthodes du type feuilles de calcul de comparer plusieurs choix d’architecture pour un système donné via la modélisation dudit système. Le modèle du système, que l’on appelle plate-forme virtuelle (VP pour virtual platform), sert également dans le développement logiciel (voir plus loin). La plate-forme virtuelle est l’élément central d’un flot de conception ESL. Il s’agit de la représentation du comportement réel d’un système (processeurs, composants périphériques, mémoires et contrôleurs de mémoire, moteurs applicatifs…). A partir des spécifications, les ingénieurs assemblent les modèles écrits dans les langages C/C++ et/ou SystemC pour construire la plate-forme virtuelle qui fonctionne au niveau des instructions d’un processeur, d’appels de fonctions, d’accès mémoire et de transferts de paquets de données et non à des transitions logiques précises au bit près et à la nanoseconde comme les modèles RTL. Une fois la plate-forme virtuelle construite, la finalité première de cette dernière est de permettre aux architectes systèmes de déterminer l’architecture la plus à même de correspondre aux fonctionnalités et aux performances recherchées. Cette exploration architecturale – la simulation de différents scénarii permettant d’atteindre l’architecture optimale en termes de performances, de partitionnement matériel/logiciel… – présente plusieurs avantages significatifs comparé aux méthodologies traditionnelles de plus bas niveau d’abstraction. « Les modèles au niveau système sont en premier lieu souvent disponibles tôt dans le processus de développement et, surtout, permettent des vitesses de simulation sans commune mesure avec celles atteignables au RTL », explique M. Cline (Forte Design Systems). La raison est simple : en élevant le niveau d’abstraction, on perd des informations très détaillées, notamment les aspects de timing. Analyser la consommation devient critique Améliorer la productivité en réduisant les temps de simulation et ainsi de prise de décisions est une chose, mais l’un des reproches adressés par les industriels à la communauté des fournisseurs de solutions ESL concerne le trop faible éventail d’outils d’analyse. « Hormis pour la simulation de puissance, il n’existe presque pas d’outils – de profiling, par exemple – permettant d’aider les concepteurs à obtenir les meilleurs compromis », rappelait Bernard Candaele, directeur du département SoC, IP et EDA de l’activité Systèmes embarqués numériques du français Thales Communications, lors de l’édition 2008 de la manifestation américaine DAC. La situation semble toutefois s’améliorer si l’on en croit la succession d’annonces ces derniers mois : l’outil C-to-Silicon Compiler (voir EI n° 674) de l’américain Cadence Design Systems pour la synthèse comportementale (voir notre encadré page 23), le logiciel AutoPilot basé sur une technologie de synthèse aux niveaux système et comportemental, centrée sur les communications, de la start-up américaine AutoESL Design Technologies, l’outil de synthèse comportementale FalconML à partir de descriptions UML développé par la jeune pousse britannique Axilica, la plate-forme SystemVue de l’américain Agilent Technologies pour la conception ESL de la couche PHY des systèmes de communications (voir EI n° 679), les outils PowerOpt, basés sur sa technologie Orinoco, et P-SAM de l’allemand ChipVision Design Systems pour l’exploration architecturale et l’analyse des exigences de consommation, etc. La consommation est l’objet de pas mal d’attention. « Elle devient un élément critique à prendre en compte dans les méthodologies d’exploration, au même titre que le timing et la surface », constate Ran Avinum, directeur du groupe marketing pour l’activité System Design and Verification de Cadence Design Systems. La gestion de la consommation est le parangon du concept tirant pleinement profit d’une prise en compte au niveau système. De nombreux éléments interviennent dans la consommation : la manière dont est utilisé un processeur, le partitionnement matériel/logiciel, la technologie de fabrication, etc. La jeune pousse française DOCEA Power va même au-delà de la consommation avec une méthodologie complète prenant en compte les aspects énergétique et thermique au niveau système (nous y reviendrons dans un prochain numéro). Une disponibilité des modèles à améliorer encore Un autre facteur a participé à sa manière à ralentir l’adoption des méthodologies de conception ESL. « La disponibilité de modèles transactionnels pour les propriétés intellectuelles et les composants spécifiques est la plus grosse épine dans le pied des méthodologies ESL », constate Vincent Perrier, cofondateur et directeur de CoFluent Design. Modéliser un système pour définir très tôt des stratégies et accroître la productivité est des plus pertinents, encore faut-il ne pas perdre plus tard dans le flot tout ce que l’on a pu gagner. Sans briques élémentaires nécessaires à la construction de la plate-forme virtuelle, existantes ou disponibles rapidement et/ou avec un minimum d’investissement, une plate-forme virtuelle peut être extrêmement complexe et fastidieuse à créer, la seule génération des modèles accaparant des ressources importantes en temps, en hommes et en argent. Pour pallier cette limitation, certains fournisseurs proposent la possibilité de créer différents mo-dèles sous la forme de services associés à la commercialisation des solutions de plates-formes virtuelles. « Il ne s’agit pas de développer tous les modèles d’une plate-forme, mais seulement ceux qui n’existent pas sur le marché ou qui ne correspondent pas exactement à ce que l’on y trouve », indique M. Wiest. Ce modèle économique intéressant pour les fournisseurs d’outils peut toutefois être considéré comme une tentative de verrouillage par les industriels. D’autres fournisseurs se sont orientés vers le développement d’outils permettant de créer lesdits modèles, après un simple accompagnement pour les premières fois. Fournisseurs de solutions de conception et utilisateurs ont eu droit à un (gros) coup de pouce de la part de plusieurs associations et consortiums. « Le fondement d’un flot ESL est le standard ou un standard de fait », rappelle Pierre Bricaud, directeur de l’ingénierie des propriétés intellectuelles pour les systèmes et les blocs d’IP chez Synopsys. L’adoption des méthodologies ESL a en effet été rendue plus aisée grâce à la définition et/ou à la standardisation de langages et de formats d’interopérabilité (voir encadré page 23). Il y a d’abord le langage de conception SystemC, qui a été développé par l’Open SystemC Initiative (OSCI), puis standardisé sous la référence IEEE 1666-2005. Construit sur le C++, ce langage de description et de vérification élargit les possibilités de modélisation matérielle et logicielle à un haut niveau d’abstraction. L’OSCI s’est par ailleurs attaché à développer une spécification assurant l’interopérabilité entre modèles au niveau transactionnel : le standard Transaction-level Modeling (TLM) pour les modèles écrits en SystemC, dont la version 2.0 a d’ailleurs apporté un niveau d’interopérabilité jusque-là inédit (voir l’article publié dans le n° 197 de notre confrère Electronique). En ce qui concerne la description des blocs d’IP, citons le standard IP-XACT 1.4 géré par The Spirit Consortium et le format OCP 2.2 (voir notre interview page 3), promu par le consortium Open Core Protocol International Partnership (OCP-IP). L’approche consistant à commercialiser des outils de génération des modèles présente un autre avantage, celui de mieux sensibiliser les industriels aux défis imposés par les méthodologies ESL. Le passage du RTL au niveau d’abstraction supérieur qu’est ESL est souvent comparé à celui entre la schématique et le RTL, en particulier du point de vue des réticences traditionnelles au changement de la part des industriels et des conséquences sur les manières de concevoir de l’époque. A ceci près que la mise en œuvre et le déploiement d’une méthodologie ESL a des conséquences jusque sur l’organisation même de l’entreprise. Toutes les équipes impliquées dans les projets, à savoir les concepteurs matériels, les développeurs logiciels, les responsables de l’intégration et ceux de la supervision des projets, sont en effet concernées. Dans le cadre d’une méthodologie ESL, les parties matérielle et logicielle sont développées en parallèle et il faut garantir une cohérence, une synchronisation entre les deux flots respectifs – cela concerne aussi bien les versions des modèles, la modification d’une spécification imposée par le matériel ou par le marketing, etc. – sinon une grande partie du travail, voire tout le travail, fait en amont au niveau de la plate-forme virtuelle ne sert plus à grand-chose. « L’existence ou la mise en place d’un groupe de spécialistes de la modélisation ESL est donc essentielle en plus du déploiement pour comprendre les efforts de modélisation et pour maîtriser les conséquences sur l’organisation », rappelle Jérôme Bring, responsable pour l’Europe du Sud chez CoWare. Il faut également être capable de s’arrêter dans la modélisation ESL. « L’un des écueils auxquels sont confrontés les “ débutants ” est de ne pas savoir quand ne plus ajouter de détails aux modèles ESL pour ensuite passer à l’implémentation », ajoute M. Saint-Paul (Mentor Graphics). Passerelle vers le flot de développement des logiciels Les architectes systèmes ne sont pas les seuls à bénéficier de l’adoption des plates-formes virtuelles, ces dernières profitent également aux développeurs logiciels et ingénieurs en charge de la validation matérielle/logicielle. Les méthodologies ESL peuvent être vues comme une passerelle entre le monde du matériel et celui du logiciel. Une fois la plate-forme virtuelle disponible et le choix du partitionnement matériel/logiciel spécifié, rien n’empêche en effet de l’utiliser pour le développement des logiciels qui seront implémentés sur la puce. Il n’y a toutefois pas de consensus sur le type de logiciels développés grâce aux plates-formes virtuelles. Pour certains, il ne s’agit que des couches proches du matériel (pilotes, firmware…) ; pour d’autres, les plates-formes virtuelles interviennent jusque dans le développement des systèmes d’exploitation (OS) et des applications. Les informations et le degré de détails requis sont évidemment très différents selon le type de logiciels et les industriels peuvent être effrayés par les ressources de modélisation à mettre en œuvre s’il faut créer tout un système pour juste amorcer un OS. « Les développeurs logiciels peuvent avoir accès à des versions plus ou moins rapides ou précises de la plate-forme virtuelle. Le développement de drivers nécessite de prendre en compte les aspects de timing au détriment de la vitesse de simulation ; le développement des OS et des couches logicielles au-dessus impose une plate-forme purement fonctionnelle », explique M. Bring (CoWare). Qu’à cela ne tienne : la plate-forme virtuelle peut très bien n’être utilisée au début que pour la validation des drivers, puis être étendue au fur et à mesure des besoins avec l’ajout de périphériques supplémentaires et de modèles relatifs à l’environnement (station de base pour un téléphone mobile, par exemple). Il ne faut pas perdre de vue l’intérêt premier des plates-formes virtuelles. Les ingénieurs en charge des applications logicielles disposent dès le début du cycle de conception d’un moyen représentant le matériel, dans lequel sera exécutée l’application. « Il est même possible de fournir un exécutable d’une plate-forme virtuelle pour une distribution auprès des développeurs logiciels et pour la maintenance », ajoute M. Bring (CoWare). En sus d’une disponibilité plus tôt, les méthodologies ESL sont plus complètes, plus rapides et plus contrôlables que les simulations de jeux d’instructions (ISS ou instruction set simulator), les simulations RTL ou le prototypage rapide. La vérification matérielle bénéficie aussi de l’ESL Cela ne signifie toutefois pas la fin des émulateurs et autres solutions de vérification matérielle, bien au contraire. « La réalité du marché se situe au niveau de la vérification/validation et non des plates-formes virtuelles. Il y a en effet une demande importante de la part des utilisateurs de mapper leur conception sur du matériel pour commencer le plus tôt possible la validation du code RTL », affirme M. Wiest (Synopsys). Les différents acteurs ont ainsi développé des liens étroits entre les plates-formes virtuelles et leurs solutions d’émulation et de prototypage rapide pour les systèmes sur une puce, aidés en cela par l’arrivée du standard TLM 2.0. « Cette approche nous permet par ailleurs d’entrer beaucoup plus tôt dans les cycles de conception, ce qui nous impose de proposer des bibliothèques de blocs d’IP », explique Luc Burgun, président et CEO du français Emulation & Verification Engineering (EVE). « La vérification est une étape critique qui est souvent le déclencheur d’une adoption ESL. Les concepteurs sont toutefois plus intéressés par des solutions de simulation que des prototypes, les premières étant moins chères que les seconds », indique Ascension Vizinho-Coutry, responsable senior de l’équipe d’ingénieurs applicatifs chez l’américain The MathWorks. Que ce soit en interne ou pour fournir à leurs équipementiers, les industriels doi-vent transmettre aux équipes en charge du développement logiciel un minimum d’informations. Pour diverses raisons, les développeurs logiciels devaient attendre l’existence des premiers prototypes physiques – cartes d’évaluation développées une fois le code RTL d’un design disponible – pour pouvoir coder et valider leurs applications. Avec la prolifération des logiciels dans les systèmes embarqués, et leur complexité exponentielle, non seulement ces prototypes n’étaient plus assez rapides pour les applications visées et pas assez nombreux pour toutes les équipes, mais aussi et surtout ils n’étaient disponibles que bien trop tard dans le projet, ce qui imposait de compresser les temps d’intégration et de validation pour tenir les dates butoirs de mise sur le marché. « Le couplage des émulateurs ou des solutions de prototypage rapide à base de FPGA avec le niveau système réduit le temps de développement, en améliorant la qualité des décisions initiales et en évitant les itérations, et/ou accroît la qualité du développement au travers d’une exhaustivité étendue de l’exploration d’une conception », complète Lauro Rizzatti, directeur général et vice-président marketing de la filiale américaine de EVE. * cf lexique page 42 (1) Gary Smith est l’un des principaux analystes spécialisés du secteur. (2) Selon une enquête utilisateurs menée par la société. Un marché de 200 millions de dollars seulement « Le marché des solutions de conception ESL est très fragmenté. Aucune société n’a suffisamment de poids pour orienter les évolutions du marché », constate Francis Wiest, directeur des solutions stratégiques chez Synopsys. En termes de chiffre d’affaires, les outils de conception au niveau système ont représenté quelque 200 millions de dollars en 2008 selon l’EDAC (EDA Consortium). Bien qu’il affiche une croissance intéressante – il n’atteignait que 70 M$ en 2000 toujours selon l’EDAC – ce segment de marché est toutefois très loin des 1,6 milliard de dollars prévus par le cabinet d’études Gartner.Après une période au cours de laquelle les start-up se sont multipliées, une certaine consolidation est en cours ces derniers mois. Pour preuve, l’enchaînement des rachats annoncés : celui de l’activité de synthèse C de son compatriote Agility Design Solutions par l’américain Mentor Graphics, le rachat de l’activité des outils ESL du britannique Celoxica par l’américain Catalytic, les rachats de SpiraTech et de Summit Design par Mentor Graphics (pour les plus récents). Vers un flot automatisé entre système et implémentation Alors que les méthodologies de conception ESL (au niveau système) sont une mine de productivité pour la gestion de la complexité des systèmes sur une puce, il aurait été inconcevable que tous ces efforts soient réduits à néant, ou presque, lors du passage vers le flot d’implémentation matérielle. « Construire des modèles de haut niveau, afin de disposer d’un système modélisé et vérifié, pour ensuite écrire leur code RTL multiplie le travail par deux », rappelle Simon Napper, président et CEO de Synfora. « Elever le niveau d’abstraction sans conserver le lien avec l’implé-mentation fait également perdre beaucoup de temps en vérification », ajoute Ran Avinum, directeur du groupe marketing pour l’activité System Design and Verification de Cadence Design Systems. Sans aller jusqu’à fournir un flot direct et automatisé entre les plates-formes virtuelles et l’implémentation, voire le niveau des portes, une dizaine d’acteurs proposent des solutions de synthèse comportementale ou de haut niveau (HLS) : AutoESL Design Technologies, BlueSpec, CebaTech, ChipVision Design Systems, Forte Design Systems, Mentor Graphics, Nec, Synopsys, Synfora et The Mathworks. Le principe d’un outil de synthèse de haut niveau est simple : il interprète la description algorithmique d’un comportement (écrite en C/C++ ou SystemC) et génère le code HDL* synthétisable correspondant au comportement désiré. Premier avantage, l’obtention d’un code synthétisable d’une qualité égale, voire supérieure dans certains cas, à celle d’un code HDL créé manuellement, est accélérée. Il est également possible de tester différentes microarchitectures pour chaque bloc matériel en faisant varier les contraintes de synthèse sans modifier le code source ESL. Pour étendre les applications au-delà des DSP, pour lesquels elle a fait ses preuves, la synthèse de haut niveau doit encore s’étoffer avec l’ajout de types de données, l’accès simultané explicite, une hiérarchie structurelle, des logiques synchrone et asynchrone, etc. * cf lexique page 42 Les standards participent à l’accélération du déploiement des méthodologies ESL L’Open SystemC Initiative (OSCI), organisation à but non lucratif, indépendante et en charge de la promotion du langage au niveau système (ESL) SystemC, a développé le langage de description et de vérification SystemC pour élargir les possibilités du C++ en matière de modélisation matérielle et logicielle à un haut niveau d’abstraction. L’IEEE Standards Association a approuvé le langage de conception standard IEEE 1666-2005 en s’appuyant sur la version 2.1 du SystemC. L’OSCI travaille également sur des extensions analogiques/mixtes (AMS) pour le langage SystemC. Il s’agit des premières définitions (version 1) pour la conception et la modélisation des systèmes analogiques et mixtes à des niveaux d’abstraction plus élevés. « Standard de fait, puis standard IEEE, le langage SystemC a pris une réelle envergure avec l’arrivée du TLM 2.0, le SystemC souffrant jusque-là d’un certain formalisme pour la création des modèles », explique Jean-Marie Saint-Paul, directeur européen pour les solutions front-end numériques et analogiques chez Mentor Graphics. La spécification TLM 1.0, publiée en 2006 par l’OSCI, décrivait les primitives qui définissent les mécanismes de communication entre modèles au niveau transactionnel, mécanismes à la base d’une création cohérente des protocoles de communication pour l’échange de données entre modèles. La spécification TLM 2.0 (voir EI n° 672 et Electronique n° 197) est une standardisation de l’interface d’un modèle écrit en SystemC, associée à une définition structurée des données échangées et du type de protocole utilisé. Le TLM assure désormais une interopérabilité élevée entre des modèles issus de fournisseurs différents. Dans le domaine de la description des propriétés intellectuelles au niveau système, The Spirit Consortium, organisation indépendante de droit américain, à but non lucratif et anciennement Spirit (voir EIH n° 584), s’est attaché à développer la spécification d’encapsulation des blocs d’IP IP-XACT, dont la version 1.5 est en cours de standardisation auprès de l’IEEE. Cette spécification, qui documente via un fichier XML les interfaces et les propriétés d’un bloc d’IP, ne permettait de décrire une propriété intellectuelle qu’au niveau RTL dans sa version 1.2. Avec la version 1.4, l’IP-XACT supporte les interfaces bidirectionnelles de type TLM à différents niveaux d’abstraction, ce qui autorise l’intégration de blocs d’IP d’origines diverses.

Les méthodologies ESL s’approchent de la maturité

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Les méthodologies ESL s’approchent de la maturité

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure