Couverture ElectroniqueS n°127

La puissance disponible sur les plates-formes de prototypage d'Asic, via les FPGA de dernière génération, associée aux outils logiciels proposés par les fournisseurs de tels systèmes en font désormais des solutions de choix pour la vérification d'une conception, à la fois sur les plans matériel et logiciel. Réaliser le prototypage de la conception d'un Asic sur une cible à base de FPGA est une approche qui gagne du terrain, chaque année, auprès des équipes de conception d'Asic et de SoC. Une étude menée en 2004 par Sinplicity, éditeur de solutions de synthèse (Synplify), de débogage (Identify) et de partitionnement (Certify) sur FPGA, montrait déjà que plus d'un tiers des conceptions d'Asic étaient vérifiées par l'entremise d'un prototypage à base de FPGA. Aujourd'hui, on est sans doute plus près du chiffre de 50 %, tant il semble que le marché s'oriente vers ce type de solution. En effet, bien qu'il n'existe pas de chiffres officiels concernant le secteur des systèmes de prototypage d'Asic, on estime qu'il représente aujourd'hui environ 800 M$, chiffre obtenu à partir des ventes de FPGA haut de gamme de Xilinx et Altera, utilisés pour la majorité d'entre eux sur ces systèmes, qu'il s'agisse de solutions commerciales sur étagère ou de solutions développées en interne par les équipes de conception. Un chiffre à comparer aux 160 M$ du marché de l'émulation (chiffre officiel cette fois-ci, issus de l'EDA consortium pour 2006) avec qui certains systèmes de prototypage haut de gamme commencent à entrer en concurrence. Reste que le marché du prototypage d'Asic est très éclaté, une multitude de sociétés dans le monde proposant des solutions. Parmi elles, seule une dizaine (celles rassemblées sur les tableaux) présente une offre matériel/logiciel complète qui va au-delà d'une « simple » carte à base de FPGA. Quant au numéro un du secteur, c'est le français Eve Engineering. Avec un effectif de 80 personnes, avec des filiales aux Etats-Unis, au Japon et récemment en Inde, la société, créée en 2000, a réalisé un chiffre d'affaires de l'ordre de 20 M d'euros en 2006, soit le double de celui de 2005, des chiffres révélateurs de l'attrait actuels des industriels pour les solutions de prototypage à base de FPGA. Dans ce paysage, il ne faut pas non plus oublier les sociétés qui proposent leurs services à partir de systèmes qu'ils ont développés en interne, comme par exemple l'allemand AMO, ou encore le français Scaleo chip qui offre des solutions d'accompagnement du développement de systèmes multic&oelig;urs à base de processeurs Arm grâce, notamment, à sa plate-forme de prototypage FCM3. Un handicap : la faible visibilité des signaux Reste un problème de taille avec les systèmes de prototypage : la faible visibilité des signaux internes à la logique programmable, induisant des difficultés de débogage non négligeables. Il est certain qu'il existe un compromis à trouver entre la vitesse de fonctionnement d'un système et les degrés de visibilité des signaux. La simulation, qui est la technologie la plus lente, donnant accès à la totalité des données sur les signaux, et la plus rapide, le prototypage, empêchant un accès aisé à l'évolution des signaux internes du FPGA dans le temps (figure). Néanmoins, différentes techniques tentent de pallier ce handicap. La plus ancienne consiste à embarquer dans le FPGA de l'instrumentation appropriée (analyseur logique, trigger…), afin de visualiser l'évolution de l'état des signaux pendant le déroulement d'une session de vérification. Des sociétés comme le français Temento Systems, avec son outil DiaLite, qui a des accords de partenariats avec certains fournisseurs de solutions de prototypage, l'américain Synplicity, avec son outil Identify, ou encore Xilinx, avec son logiciel ChipScope, vont dans cette direction. Les fournisseurs de systèmes de prototypage eux-mêmes proposent de telles approches : par exemple, l'américain Dynalith avec un bloc IP d'analyse logique embarqué, ou encore Eve qui a développé une technologie de capture des états du design sans recompilation, la possibilité d'embarquer des déclenchements et le support d'assertions synthétisables écrites en SystemVerilog. Des approches novatrices apparaissent aussi sur le marché, toujours dans le but d'améliorer sensiblement la visibilité des signaux au sein du silicium. Ainsi, la technologie mise au point par Novas, dénommée Siloti, qui consiste à identifier dans une conception les signaux importants au niveau du code RTL (les signaux « essentiels ») puis, grâce à une technique d'expansion des données, à reconstituer le comportement des signaux dans le design. Pour sa part, Synplicity propose avec TotalRecall une technique de duplication de tout ou partie d'un design en cours de vérification dans le FPGA, puis d'enregistrer l'évolution des signaux dans un registre mémoire dédié, signaux que l'on peut alors faire rejouer dans un simulateur classique. Enfin, signalons que le récent rachat de la société Tharas Systems, spécialisée dans l'accélération matérielle, par Eve Engineering ouvre encore une autre voie. Il s'agirait cette fois-ci de développer un compilateur commun à l'accélérateur et au système de prototypage, respectant au plus près la hiérarchie du design. Une approche qui permettrait d'aller facilement de l'accélération, pour mieux déboguer la conception grâce à une excellente visibilité des signaux, à la plate-forme de prototypage, pour vérifier à des vitesses rapides le composant et son logiciel dans un environnement réel.

Les plates-formes de prototypage d’Asic à base de FPGA

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Les plates-formes de prototypage d’Asic à base de FPGA

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure