Couverture ElectroniqueS n°127

Première apparition de jeunes pousses, discussions animées sur les règles de conception et le concept même de DFM, ribambelle de nouveaux produits. La conception pour la fabrication ou DFM a été au c&oelig;ur de la 43eédition de la DAC. San Francisco – A l'image de la dernière édition de la Design Automation Conference (DAC), qui s'est tenue à San Francisco fin juillet, le marché de la CAO électronique ne se porte pas trop mal. La 43eédition de la DAC, manifestation rassemblant les acteurs dans les domaines des outils de conception électronique et de la propriété intellectuelle, a en effet connu une affluence en progression de 25 % par rapport à l'année précédente, avec 6 875 participants aux conférences et à l'exposition et plus de 250 exposants. Les organisateurs attribuent toutefois une partie de ce succès à la situation géographique de San Francisco, tout près de la Silicon Valley, où de nombreuses sociétés sont implantées, et à l'attraction du Golden Gate, qui n'avait pour une fois presque pas de nuages au-dessus de la tête. Beau temps également pour les fournisseurs d'outils de CAO et les utilisateurs, même si certains d'entre eux et en particulier les Européens, dont les Français, n'avaient pas tous fait le déplacement pour diverses raisons (périodes de vacances, difficultés économiques, etc.).Hormis la hausse de fréquentation, les organisateurs ont pu se réjouir de la présence de 44 nouveaux exposants, de la qualité constante des conférences techniques et d'une ribambelle de nouveaux produits, en particulier dans le domaine de la conception pour la fabrication, ou DFM. Comme en début d'année lors de la manifestation DATE (voir EI n° 623), les relations entre la conception et la fabrication ont dominé les débats, d'autant que les grands acteurs du marché du semiconducteur envisagent déjà les circuits en technologies 45 nm et 32 nm.Tout reste à faire pour les technologies 45 nm et moinsLes technologies 65 nm et moins ne requièrent pas seulement une évolution des architectures de calcul et des échanges d'informations entre ingénieurs de la fabrication et designers, mais aussi l'apparition de nouveaux types de données, sans parler de nouveaux formats et standards. « Les mesures sur silicium ne présentant pas une distribution normale, les outils existants ne permettent pas de prédire les cas réels extrêmes de rendement. Les moteurs de probabilité maximum et de géométrie commune au c&oelig;ur de nos outils Nanno-Win et Nanno-Cal permettent de générer des modèles d'interconnexions basés sur des cas extrêmes statistiques réalistes »,indique Darren Tay, président et CEO de la jeune pousse américaine Nanno Solutions. Autres exemples, les méthodologies traditionnelles d'analyse statique des délais ne sont plus adaptées aux technologies 65 nm et moins et entraînent des résultats trop pessimistes au détriment du rendement ou des performances d'une conception. Certains fournisseurs, à l'image d'Extreme DA, d'IBM, de Synopsys et de Magma Design Automation – dans la foultitude des nouveaux produits annoncés à l'occasion de la DAC, la société a également lancé son outil d'analyse statistique, baptisé Quartz SSTA –, proposent des analyseurs de délais statistiques ou SSTA qui requièrent des bibliothèques intégrant ces délais statistiques. « Notre prochain produit, Variety, qui est prévu pour le troisième trimestre 2006, sera en mesure de générer des bibliothèques statistiques prenant en compte les variations aléatoires et systématiques du process »,annonce Jim McCanny, CEO de la jeune pousse américaine Altos Design Automation. La société s'est fait connaître en début d'année en introduisant l'outil de caractérisation de bibliothèques Liberate, sur lequel Variety s'appuiera et qui doit supporter les deux formats actuellement en cours, à savoir l'Effective Current Source Model (ECSM), soutenu par Cadence Design Systems et Magma Design Automation, et le Composite Current Source (CCS), promu par Synopsys, pour être compatible avec les différents analyseurs du marché. A noter que l'Open Modeling Coalition (OMC) de la Silicon Integration Initiative (Si2) vient d'annoncer la version 2.1 de l'ECSM, incluant désormais des extensions d'analyse dynamique de la puissance. Même si les différents acteurs se mettent d'accord sur ce standard pour les délais statistiques, beaucoup de choses resteront encore à faire en matière de DFM, de puissance, etc. pour parvenir à produire des circuits en technologies 45 nm et moins : améliorer les relations entre conception et fabrication en protégeant la propriété intellectuelle de chacun, appréhender les nouveaux concepts, par exemple les règles restrictives de conception (RDR) – ces règles permettraient de restreindre la conception des layoutsen instaurant des limites sur le pas, la largeur et l'orientation des portes afin d'en améliorer la fabrication –, etc.Puissance, vérification et ESL : les outils sont sur tous les frontsMaîtriser l'alimentation est crucial en technologies nanométriques. Cela passe par des outils, tels que Sahara-PTE (Power, Thermal, Electric) d'Apache Design Systems, PowerCentric 3.0 d'Azuro et les analyses Clock Power et Voltage Island dans CoolTime et CoolPower de Sequence Design, mais aussi par des standards, comme celui développé par la Power Forward Initiative ou par l'initiative emmenée par Texas Instruments et Nokia.La conception pour la fabrication, ou DFM, concerne également l'implémentation : Space-based Router de Cadence Design Systems, Unity de Pulsic, Talus DFM de Magma Design Automation, le routeur de circuits intégrés prenant en compte la lithographie de Lizotech, le routeur de Pyxis Technology.Côté vérification, Knowlent a introduit le logiciel de bancs de test Opal 4.0, Liga Systems le simulateur hybride NitroSim et Magma Design Automation le simulateur FineSim Pro, issu du rachat d'Acad.L'offre en outils de conception au niveau système (ESL) a désormais pris son envol avec, entre autres, SLEC 2.0 de Calypto, CHAIN de Silistix et la version 6 du logiciel de prototypage virtuel Comet de Vast. The Spirit Consortium, qui a changé de nom et d'organisation, a annoncé les spécifications IP-XACT pour l'interopérabilité des blocs d'IP.Rendez-vous pour la quarante-quatrième édition, du 4 au 8 juin 2007, à San Diego (Etats-Unis)

Les relations entre conception et fabrication dominent encore les débats

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Les relations entre conception et fabrication dominent encore les débats

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure