Couverture ElectroniqueS n°127

La jeune pousse française Arteris affirme avoir réussi à adapter les concepts de paquets, de commutateurs et de passerelles du monde des télécoms à celui des systèmes sur une puce… qui deviennent de véritables réseaux sur une puce. Il y a encore quelques mois, la technologie créée par la toute jeune pousse française baptisée Arteris était décrite par la rumeur comme l'une des technologies à suivre dans les années à venir. Mais aucune information sérieuse n'avait encore filtré du côté du Français jusque-là. La société vient enfin de dévoiler sa technologie de réseaux sur une puce ( network on chip ou NoC). Les fondateurs de la société sont partis du constat suivant. Depuis une vingtaine d'années, les systèmes sur une puce (SoC) n'ont pas cessé d'intégrer toujours plus de fonctions et de réutiliser des blocs de propriété intellectuelle (IP). Cela a abouti à l'apparition d'architectures à base de bus synchrones et de standards, tels qu'OCP, VSI, Amba et CoreConnect, pour connecter tous ces blocs entre eux. Mais les systèmes sur une puce atteignent un niveau de complexité si important que les technologies et les méthodologies actuelles sont poussées dans leurs derniers retranchements. « La fréquence d'un bus seul et l'efficacité d'un système diminuent avec l'augmentation du nombre de c&oelig;urs connectés ; les évolutions technologiques, de 0,13 µm à 90 nm puis désormais de 90 nm à 65 nm, entraînent une réduction du diamètre des interconnexions et donc une réduction des vitesses de communication », constate Alain Fanet, cofondateur et CEO d'Arteris. Pour contourner ces limitations, les concepteurs passent par des assemblages d'architectures de bus à étages ou de type pipeline, mais cette pratique mène à la séparation des différents flux (contrôle, chemin de données, entrées/sorties), à la saturation des bus et à une gymnastique d'équilibriste pour garantir une extension simple et une synchronisation de blocs d'IP éloignés. « La communication au sein du composant, entre les différents blocs d'IP et les bus, n'est donc plus structurée. La solution est de monter d'un niveau d'abstraction, en fait de passer à un concept de réseau », résume M. Fanet. La technologie de réseau sur une puce d'Arteris, qui va permettre de répondre aux besoins pour les quatre à cinq générations de circuits à venir selon la société, se positionne sur le marché des systèmes sur une puce (SoC) très complexes. Ces derniers représentent 15 % de l'ensemble des lancements de conception au niveau mondial, principalement pour les applications de télécoms, de multimédia et de grand public.Des bus synchrones localement et asynchrones globalementCette technologie NoC repose sur une structure homogène de commutateurs, ou n&oelig;uds, que l'on peut dimensionner selon différents niveaux, et d'éléments. Il existe quatre types d'éléments : les paquets (l'information transmise), les liens entre deux n&oelig;uds, les passerelles avec les standards existants, et les contrôleurs (de mémoire, par exemple) Si ces objets semblent familiers, ce n'est pas fortuit. La technologie du Français fait en effet appel aux mêmes principes que ceux que l'on rencontre dans les réseaux télécoms et, semble-t-il, avec succès. La structure de commutateurs se distingue par le fait qu'il s'agit d'une architecture ouverte travaillant au niveau des couches 2 (accès), 3 (transport) et 4 (gestion) et non au niveau de l'interface. « Notre architecture est capable de supporter tous les standards existants pour l'interconnexion des blocs d'IP, et les flots de conception actuels, ainsi que l'ensemble des topologies de bus (anneau, bus, étoile, etc.) », affirme M. Fanet. D'autre part, les signaux sont désormais vus sous la forme de paquets à usage multiple : un même lien est en fait capable de véhiculer aussi bien des signaux de contrôle que des données. Avantages : les concepteurs sont plus libres en matière de connexions et il est également possible de réduire la taille de la matrice.La technologie de réseau sur une puce apporte par ailleurs un autre avantage : l'extension d'une conception et l'adjonction de fonctions supplémentaires n'ont en théorie plus de limites. D'autant qu'il n'y a plus de problème de synchronisation entre des éléments distants. La technologie du Français s'appuie en effet sur une approche, baptisée GALS, où les bus sont synchrones localement ils partagent une même horloge et asynchrones d'un point de vue global. « Cela signifie que la vitesse du réseau est différente de celle du bloc d'IP. Nous exploitons ainsi les performances de chaque bloc au maximum, même pour un système comprenant 1 000 blocs d'IP un design avec 30 à 40 blocs d'IP a pour l'instant été réalisé et fonctionnant à 700 MHz », explique M. Fanet.Pour l'instant, il n'existe pas encore d'outils dédiés à ce concept de réseau sur une puce. Ce genre d'outils sera disponible au cours de cette année, assure la société, qui doit également finaliser son business model et sa politique de commercialisation (vente en direct ou via des distributeurs, ou les deux).Les créateurs d'Arteris sont issus du monde des télécomsA l'origine du Français Arteris, il y a un peu plus d'un an, ce sont trois hommes : Alain Fanet, le CEO, César Douady, le CTO, et Philippe Boucard, l'architecte en chef. Ces fondateurs n'en sont pas à leur premier coup d'essai : ils ont déjà participé ensemble à la création de T.Sqware, fournisseur de processeurs réseaux racheté depuis par Globespan (voir notre numéro du 20 avril 2000). Kent Jaeger, vice-président du marketing et des ventes (ex-Cadence Design Systems), et Philippe Martin, vice-président du développement des produits (ex-Sonics), viennent compléter l'équipe du Français. C'est en s'appuyant sur leurs compétences en télécoms et en systèmes sur une puce qu'ils ont développé ce concept de réseau sur une puce. Arteris, qui est basé à Guyancourt (Yvelines), emploie 24 personnes et va ouvrir une filiale aux Etats-Unis d'ici à la fin du mois.

Les réseaux télécoms donnent des idées pour l’interconnexion des blocs d’IP

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Les réseaux télécoms donnent des idées pour l’interconnexion des blocs d’IP

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure