Méthodologie de vérification VMM: don de Synopsys à Accellera

Le 14/05/2008 à 12:20 par Cédric Lardière

L’américain Synopsys, fournisseur d’outils pour la synthèse des FPGA et la vérification des circuits intégrés, vient de donner son manuel …

L’américain Synopsys, fournisseur d’outils pour la synthèse des FPGA et la vérification des circuits intégrés, vient de donner son manuel de méthodologie de vérification (VMM) pour le langage SystemVerilog au consortium Accellera, qui est

Cet article n'est pas accessible publiquement.
Connectez-vous pour accéder à ce contenu.

Copy link
Powered by Social Snap