Accueil » Archives » Revue ElectroniqueS » Modèles de simulation de blocs IP

Modèles de simulation de blocs IP

Le 01/10/2009 à 0:00 par adminElectro

FPGA Target Design de Cadence et Xilinx

Le cryptage au standard IEEE des modèles SecureIP multiplie par deux le gain en performances.

  • Modèles IP cryptés de Xilinx

  • Support de Cadence Incisive

  • Utilisation avec OVM

Rens.: www.cadence.com

Cet article n'est pas accessible publiquement.
Connectez-vous pour accéder à ce contenu.
Connectez-vous
Abonnez-vous

Share via
Facebook
X (Twitter)
LinkedIn
Mix
Email
Print
Copy Link
Powered by Social Snap
Copy link
CopyCopied
Powered by Social Snap