DK Design Suite et Agility Compiler de Celoxica

Cet environnement de conception en C puis de synthèse directe en code RTL supporte désormais les architectures Virtex 4 de Xilinx.

Génération automatique de code Verilog ou VHDL
Support en synthèse des mécanismes de “ memory tiling ” et “ logic packing ” du Virtex
Support des fonctions arithmétiques pour DSP

…