Couverture ElectroniqueS n°127

Mis sur pied en mai 2008 par le PICMG, le groupe de travail CompactPCI Plus devrait rendre sa copie d'ici au mois de septembre. Mais les premiers sous-systèmes compatibles pointent déjà le bout de leur nez. A l'occasion de RTS Embedded Systems 2009 qui s'est tenu à Paris du 31 mars au 2 avril, le visiteur un peu fouineur pouvait découvrir quelques raretés sortant de l'ordinaire parmi la pléthore de modules, de cartes et de systèmes en châssis exposés sur le salon. Et notamment les premiers sous-systèmes compatibles avec la spécification CompactPCI Plus, à laquelle le comité PICMG* met actuellement la dernière main. Le visiteur de RTS aura ainsi pu toucher du doigt des fonds de panier 3U hybrides CompactPCI/CompactPCI Plus chez Schroff, ainsi qu'une carte périphérique 3U CompactPCI PlusIO chez Men. Rappelons à cet égard que CompactPCI Plus focalise depuis mai 2008 l'attention d'un groupe de travail PICMG ad hoc (voir EI n° 671). Le futur standard cherche à combler une lacune dont souffre l'actuel CompactPCI : son incapacité à supporter sur le fond de panier plusieurs bus série à haut débit comme PCI Express, Ethernet, USB ou SATA/SAS (Serial ATA/Serial Attached SCSI). Un standard en deux voletsDans la pratique, CompactPCI Plus, dont la publication est prévue pour septembre prochain au plus tard, s'articule en deux volets. Labellisée PICMG 2.30, la spécification CompactPCI PlusIO doit être considérée comme une extension du CompactPCI traditionnel (PICMG 2.0). Elle impose un nouveau connecteur sur l'emplacement J2 de la carte système et précise la répartition des signaux sur les broches associées, une assignation qui, jusqu'ici, était laissée au libre arbitre de l'utilisateur. Le nombre de broches du connecteur UHM de 3M, que le PICMG a retenu pour le CompactPCI PlusIO, est suffisant pour véhiculer quatre liens PCI Express x1, quatre liaisons SATA, quatre bus USB 2.0 et deux signaux Ethernet à 1 Gbit/s. Dans ces conditions, un fond de panier hybride CompactPCI/CompactPCI Plus - tel que celui que Schroff exposait sur RTS - peut héberger jusqu'à sept cartes périphériques CompactPCI traditionnelles, une carte processeur compatible PICMG 2.30 et jusqu'à quatre car tes périphériques CompactPCI PlusIO (voir schéma). Men Mikro Elektronic, notamment, a déjà développé pour le compte d'un client une carte SATA pour disques Raid compatible avec le nouveau standard. Connu pour l'heure sous le label CPLUS.0, le deuxième volet du CompactPCI Plus impose, quant à lui, un changement radical et ne conserve du CompactPCI que la mécanique du châssis, ainsi que les dimensions des cartes et du fond de panier. De fait, CPLUS.0 introduit une connectique inédite pour l'insertion des cartes sur le fond de panier, connectique apte à véhiculer des signaux jusqu'à un débit de 12 Gbit/s, voire plus. En l'occurrence, le PICMG a porté son choix sur la technologie durcie AirMax de FCI, sachant que, pour plus de fiabilité et de simplicité de remplacement, ce sont les cartes (et non le fond de panier) qui porteront les connecteurs mâles, une situation inversée par rapport au CompactPCI traditionnel et similaire à celle qui prévaut dans le monde VME. Dans la pratique, la carte système d'un châssis CPLUS.0 sera dotée de six connecteurs AirMax susceptibles de transmettre, entre autres, huit liens PCI Express (sept PCIe x4 et un PCIe x16), huit signaux SATA/SAS, huit bus USB 2.0 (et huit bus USB 3.0) ainsi que huit liens Ethernet. Cette carte système pourra alors gérer jusqu'à huit cartes périphériques CPLUS.0 qui seront, pour leur part, dotées obligatoirement d'un connecteur AirMax (référencé P1) pour le passage des signaux PCIe x4, SATA, USB 2.0 et USB 3.0 et de l'alimentation, les autres étant optionnels. Au niveau du fond de panier CPLUS.0, une architecture de liaisons point à point en étoile est prévue pour PCI Express, SATA et USB, tandis que le standard impose une architecture de liaisons intégralement maillées pour Ethernet. Selon Men, les premiers produits compatibles avec le 2e volet du standard CompactPCI Plus sont attendus dans les douze mois qui viennent. Nul doute que seront mis au point des châssis hybrides permettant de loger à la fois des cartes périphériques CompactPCI et CPLUS.0, la carte système faisant alors office de passerelle entre les deux mondes et occupant deux emplacements au centre du fond de panier. * cf lexique Page 35Le standard Microtca se durcit pour s'émanciper hors des télécomsLes visiteurs du salon RTS ont pu admirer des châssis présentés comme compatibles MicroTCA.1, en particulier sur les stands des firmes allemandes spécialistes de l'habillage électronique Schroff et Elma. En cours de finalisation au sein du PICMG, la spécification MicroTCA.1 est la première version « durcie » du standard pour architectures en châssis MicroTCA*. C'est le premier fruit des travaux du sous-comité Rugged MicroTCA (µTCA-R) mis en place en 2007 et chargé de développer des spécifications répondant aux besoins de marchés dont les contraintes d'environnement sont beaucoup plus sévères que celles rencontrées typiquement dans le domaine des télécoms, créneau initial visé par les standards AMC* et MicroTCA.0 (Défense, aéronautique, industrie, transports). Conçue pour des systèmes refroidis par air, la spécification MicroTCA.1 s'appuie sur le standard IEC 61587-1, définit deux niveaux de résistance aux chocs et vibrations plus sévères que celui prévu par le standard MicroTCA.0 (XR1 et XR2), et étend le fonctionnement en température. Le niveau XT1 prévoit un fonctionnement entre -40°C et +70°C (contre -5°C/+55°C pour le MicroTCA.0), tandis que le niveau XT1L limite la température maximale à +55°C. A noter que Schroff a développé un mécanisme de fixation des modules AMC qui est préconisé dans la spécification MicroTCA.1. Le sous-comité µTCA-R du PICMG travaille sur un second volet baptisé MicroTCA.2, qui traitera des sous-systèmes MicroTCA refroidis par conduction. Cet effort de spécification est actuellement dirigé par les américains Hybricon et Emerson Network Power.

Premier tour de piste pour le CompactPCI Plus, évolution du CompactPCI

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Premier tour de piste pour le CompactPCI Plus, évolution du CompactPCI

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure