Première Sram 4 Mbits en technologie Cmos 65 nm

Le 27/11/2003 à 0:00 par La rédaction

Intel vient d’annoncer la réalisation d’un prototype de mémoire Sram 4 Mbits en technologie Cmos 65 nm (35 nm de longueur de grille). Cette technologie, qui associe silicium contraint et interconnexions cuivre avec diélectrique faible k, devrait être lancée en production dans le courant de l’année 2005. La Sram prototype d’Intel fait appel à des cellules mémoires à

Cet article n'est pas accessible publiquement.
Connectez-vous pour accéder à ce contenu.

Copy link
Powered by Social Snap