Couverture ElectroniqueS n°127

La « chasse au gaspi » obsède les fabricants de processeurs. La folle envolée des fréquences rendue caduque par des budgets énergétiques de plus en plus serrés, l'heure est à l'optimisation des architectures, comme en témoignent les présentations du dernier Spring Processor Forum. La concomitance de la crise énergétique mondiale et du regain d'attention des fabricants de semiconducteurs envers la consommation de leurs circuits ne saurait être totalement fortuite. Bien sûr, cette préoccupation grandit dans l'industrie des semiconducteurs depuis de longues années, et, dans celle des processeurs en particulier, au moins depuis le lancement du StrongARM, il y a dix ans déjà. Pour de simples raisons pratiques d'abord (présence et taille du dissipateur et du bloc d'alimentation, par exemple), les fournisseurs de processeurs ont longtemps cherché des alternatives à la bête montée en fréquence, synonyme de consommation exponentielle. Mais aujourd'hui, ces impératifs techniques se marient enfin à un discours marketing auquel les utilisateurs, nord-américains inclus, sont de plus en plus sensibles, que ce soit pour réduire leur facture d'électricité ou pour augmenter l'autonomie de leurs gadgets portables. Le revirement d'Intel, dont le rêve de Pentium à 10 GHz s'est heurté à la froide réalité des lois thermiques, a marqué les esprits, et lors de la grand-messe du Processor Forum, dont l'édition printanière (voir ci-contre) vient de s'achever à San Jose, Californie, on n'avait qu'une expression à la bouche : power-efficient. Avec une recette générale, le recours aux architectures multic&oelig;urs, et quelques assaisonnements particuliers à chaque fabricant. 24 c&oelig;urs 18 bits en réseau Plus original encore, Philips, via sa filiale Handshake Solutions, revenait sur son processeur asynchrone ARM996HS introduit en début d'année 2006. Entièrement synthétisable et compatible avec l'environnement ARM – et notamment avec les blocs périphériques sur bus AMBA AHB – l'ARM996HS ne consomme que 0,045 mW/MHz en moyenne contre 0,13 mW/MHz pour l'ARM968E-S synchrone, avec une taille de c&oelig;ur équivalente. Qui plus est, les émissions électromagnétiques sont fortement réduites, ce qui destine le c&oelig;ur aux applications automobiles, médicales ou même grand public. Les architectures massivement parallèles, si elles n'ont pas encore complètement convaincu à grande échelle (on ne compte plus le nombre de celles qui sont restées lettre morte faute d'avoir trouvé leur public dans l'industrie), continuent d'être l'objet de nombreux travaux dès lors qu'il s'agit de maintenir la consommation dans des limites raisonnables tout en déployant une puissance de calcul élevée. Un bon exemple de ces structures a été fourni lors du SPF par IntellaSys (jeune filiale du fournisseur de propriété intellectuelle TPL Group), qui y a présenté sa plate-forme SEA (Scalable Embedded Array). Les premiers circuits issus de cette plate-forme, les SEAforth-24A et SEA forth-24B, embarquent, comme leur nom l'indique, 24 c&oelig;urs « C18 » distincts, des c&oelig;urs 18 bits dotés de leurs propres mémoires Rom et Ram (64 ou 512 mots chacune selon le modèle) et, pour le SEAforth-24B, d'un bloc matériel de multiplication 18 x 18. L'ensemble permet de générer, selon IntellaSys, une puissance de calcul crête de 24 Gops. La consommation reste sage car chaque c&oelig;ur passe automatiquement en mode veille lorsqu'il n'est pas utilisé (par exemple lorsqu'il attend des données d'un autre c&oelig;ur via des registres dédiés) : dans une application typique où seul un tiers des c&oelig;urs sont actifs à un moment donné, le circuit dissiperait moins de 150 mW. Autre innovation : les c&oelig;urs C18 utilisent en natif un langage Risc optimisé baptisé VentureForth et comprenant 32 instructions 18 bits, évitant l'obligation de programmer en assembleur. A noter que la version SEAforth-24B dispose de nombreuses interfaces de type SPI permettant de connecter directement plusieurs processeurs multic&oelig;urs entre eux. Les SEAforth-24 seront échantillonnés d'ici la fin de l'année et vendus 19,95 $ par quantités de 1 000 pièces. Le succès du processor forum ne se dément pas Principale conférence mondiale dans le domaine des processeurs, le Processor Forum californien compte désormais deux éditions annuelles, l'une au printemps et l'autre à l'automne. Centrés sur des présentations technologiques le plus souvent inédites, ces rendez-vous suscitent généralement de nombreuses annonces de la part des ténors du secteur. Leur organisateur, In-Stat, filiale de Reed, décline désormais sa formule avec deux éditions japonaises suivant de quelques semaines les manifestations américaines. Parmi les autres présentations du SPF… ARM a introduit le c&oelig;ur Cortex-R4, qui vient s'insérer dans le catalogue du Britannique entre le Cortex-M3 et l'A8. Le Cortex-R4 est basé sur le jeu d'instructions 16/32 bits ARMv7. En technologie Cmos 90 nm, il occupe moins de 1 mm2 de silicium et consomme environ 0,27 mW/MHz. Mips est revenu sur la gestion multitâche au sein du c&oelig;ur Mips32 34K introduit en début d'année. Freescale Semiconductor et National Semiconductor ont explicité les dernières avancées de leurs technologies de gestion d'énergie au niveau système, respectivement baptisées Smart Speed et PowerWise. Silicon Hive a présenté le processeur HiveFlex Moustique-IC2, destiné à améliorer le traitement d'images au sein des radiotéléphones. Connex Technology a dévoilé un circuit de traitement vidéo haute définition constitué d'un millier de c&oelig;urs élémentaires. Des circuits qui allient puissance et sobriété Le MSC8144 de Freescale embarque 10,5 Mo de mémoire et délivre jusqu'à 16 GMAC. Ce jeu de trois processeurs de tarari permet d'encoder de la vidéo HD (WMV-9 en 720p ou 1080i) en temps réel. L'ARM996HS de Handshake solutions, filiale de Philips, est le premier processeur synthétisable asynchrone à c&oelig;ur ARM9. Les processeurs Efficéon de Transmeta bénéficient de la technologie basse consommation LongRun2 de l'Américain.

Quand le baril flambe, les processeurs se serrent la ceinture

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Quand le baril flambe, les processeurs se serrent la ceinture

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure