Synthèse de FPGA

Le 03/11/2005 à 0:00 par La rédaction

Synplify Pro de Synplicity

Cet outil de synthèse logique est désormais optimisé pour les FPGA RTAX4000S d’Actel.

Support de la fonction SEU
Outil de détection des machines d’états dans le code RTL
Implantation directe et optimisation des machines d’états dans le FPGA
Directives d’encodage spécifique des machines d’états pour applications sécurisées (reset automatique si la

Cet article n'est pas accessible publiquement.
Connectez-vous pour accéder à ce contenu.

Copy link
Powered by Social Snap