Couverture ElectroniqueS n°127

Passer en dessous des 100 nm ne s'avère pas aussi simple qu'une classique diminution des géométries et requiert des investissements coûteux, ainsi qu'une collaboration très étroite entre fondeurs, concepteurs et sociétés de CAO. Aujourd'hui, le scénario est prêt, des circuits sont conçus, certains sont fabriqués. Mais pour la production en volume, il faut attendre quelques mois, voire quelques années. En janvier 2004, la SIA (Semiconductor industry association), qui établit l'ITRS (International technology roadmap for semi-conductor), a officiellement pris la décision de porter à trois ans, contre deux ans depuis 1992, la périodicité des sauts vers des technologies plus fines. Le Cmos 130 nm étant intervenu fin 2001, cela fixe la mise en production de circuits en 90 nm pour la fin de cette année.Or, ce même mois de janvier 2004, Intel annonce produire en volume son microprocesseur Prescott en Cmos 90 nm. La compagnie reste ainsi fidèle à son rôle de pionnier en matière de technologies. En parallèle, les informations émanant de tous les acteurs du semiconducteur sont assez délicates à décrypter pour avoir une vision claire de l'état d'avancement de cette transition. Si tous travaillent ardemment sur ce même sujet, chacun possède sa manière de communiquer les résultats, avec plus ou moins d'emphase marketing. L'étape des prototypes semble souvent achevée. Certains comme Texas Instruments, AMD, Sun, IBM, Toshiba ou Xilinx annoncent la fabrication de circuits ; d'autres font état de conceptions très avancées qu'il s'agisse de bibliothèques pour Asic, de blocs IP, de processeurs ou autres SoC (par exemple : LSI Logic, Fujitsu, Motorola, Agilent Technologies). Pourtant, les analystes du domaine prédisent une réelle mise en production en 2005, ou 2006, voire 2008 pour les plus sceptiques.Le seul point sur lequel tout le monde s'accorde est que cette transition s'avère beaucoup plus difficile que les précédentes. C'est un saut technologique délicat posant des problèmes aussi bien au niveau macroscopique, du fait de la complexité des circuits, que microscopique avec l'apparition de phénomènes physiques parasites. Le passage de 130 à 90 nm ne se résume pas à des géométries plus fines. Certains effets physiques ne pouvant plus être négligés, la mise au point de cette étape exige le développement de nouveaux matériaux, procédés technologiques et outils de conception, tout en gérant des compromis d'une complexité croissante entre vitesse, consommation et fiabilité de la fabrication. Pour compliquer l'ensemble, cette transition impose l'acquisition d'outils coûteux, par exemple pour le passage des wafers de taille 200 mm à ceux de 300 mm afin de réduire les coûts par puce.Autant d'obstacles qui expliquent que, cette fois-ci, la diminution des géométries fait beaucoup de remous et élargit le fossé entre une poignée de leaders et le reste de l'industrie. Néanmoins, si l'on se réfère à l'analyse de la société Semico Research (figure1), cette transition se fera comme toutes les autres mais un peu plus lentement. En 2003, le Cmos 180 nm était le segment comportant le plus de circuits fabriqués. En 2005, le 130 nm va prendre la relève alors que le nombre de réalisations en 90 nm s'amplifiera. Notons aussi que si les technologies 0,35 et 0,25 µm sont anciennes, elles sont encore utilisées pour de nombreux circuits. Au-delà des prévisions, pour faire un point sur l'état actuel du 90 nm, il est important d'établir quand un circuit peut être officiellement reconnu « mis en production ». L'ITRS donne sa définition : un produit est dit en production quand une première compagnie dépasse les 10000 unités par mois sur un site de fabrication et qu'une seconde source commence dans les trois mois suivants. Intel répond à ces critères avec Prescott : un premier site de production a démarré au dernier trimestre 2003 et un second en janvier 2004. Cependant, tout n'est pas réglé ! En effet, un analyste d'Insight 64 constate que, jusqu'ici, quand Intel effectuait une migration technologique, il réussissait à diminuer la puissance consommée tout en augmentant les fréquences de ses processeurs. Le Pentium en 180 nm à 2 GHz consommait 72 W, le même circuit en 130 nm à 2 GHz passait à 52 W. Mais Prescott (P4) en 90 nm à 2,8 GHz afficherait plutôt 90 W ! Pour cette raison, Intel a mis la fréquence à 2,2 GHz et a retardé la sortie de Dothan (version 90 nm de Centrino). Le leader va certainement résoudre ces soucis thermiques et passer toute sa production sur des wafers 300 mm ; mais pour cela les analystes tablent plus sur la fin 2004.A chacun son approche dans le monde des FPGAEternels rivaux, Xilinx et Altera ne pouvaient pas aborder le 90 nm de la même manière. Xilinx a choisi de démarrer la fabrication avec sa famille Spartan dans les procédés mis au point par UMC et IBM. Habituellement, il inaugurait les transitions technologiques avec la série la plus dense et la plus chère (Virtex actuellement) mais, dans ce cas, il a préféré opter pour une matrice plus accessible en coût afin d'avoir plus vite beaucoup de circuits. La fabrication devait initialement se faire sur des wafers de 300 mm à raison de 10 000 unités par mois. Quelques problèmes de densité de défauts ont obligé la société à repasser en 200 mm pour minimiser les risques. Le retour à des wafers de 300 mm est prévu pour la mi-2004, ce qui permettra de réduire le coût des puces : moins de 20 $ pour un million de portes, prix prévu fin 2004 pour 250 000 pièces.Altera a opté pour un changement d'architecture de ses réseaux programmables pour pallier les problèmes de consommation inhérents au Cmos 90 nm. L'objectif est de diminuer le nombre d'entrées sur la cellule de base de façon à limiter la quantité nécessaire d'interconnexions. C'est ainsi qu'est né le module logique adaptable (ALM : adaptive logic module), remplaçant les classiques LUT (look-up table), dont le nombre d'entrées est variable. Cette nouvelle série Stratix II inaugurera l'entrée d'Altera dans le 90 nm ( Electronique n° 144, p. 18).* Journaliste

Technologie Cmos 90 nm : c’est encore l’aube

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Technologie Cmos 90 nm : c’est encore l’aube

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure