Hitachi et Renesas Technology ont conjointement développé une technologie d’empilement de puces mettant en œuvre un principe d’interconnexion original baptisé « through-hole ». Cette technique associe des électrodes traversantes et des bossages à pointe d’or. Son utilisation réduirait l’épaisseur d’un boîtier SiP de quelque 60 % et permettrait d’empiler jusqu’à dix couches dans moins de 1 mm.