Couverture ElectroniqueS n°127

Avec son dernier projet d'interface mémoire à bande passante élevée, Rambus a fait un effort certain en multipliant les dispositifs d'économie d'énergie. Début février, un véhicule de test a été présenté lors de l'événement DesignCon 2009. Rambus, spécialiste en architecture mémoire haute vitesse, a procédé à son rituel annuel en annonçant son nouveau projet technologique, baptisé MMI (pour Mobile memory initiative). L'objet de cette démarche vise un marché on ne peut plus conséquent : des prochaines générations de smartphones aux netbooks, en passant par les consoles de jeux et autres produits multimédias portables. La fabless américaine appuie sa démarche sur le constat de la croissance continue du besoin de bande passante mémoire. Si les dispositifs mobiles d'aujourd'hui montrent un débit inférieur à 1 Gbit/s, la tendance actuelle laisse présumer une multiplication par un facteur douze de cette caractéristique dans les prochaines années. Dans le cadre du projet MMI, Rambus a tablé sur une bande passante mémoire de 4,3 Gbits/s, ce qui équivaut à 17 Gbits/s pour un simple circuit Mobile Dram de 32 bits de largeur de bus de données. L'autre axe de développement en dehors des performances était l'optimisation de la consommation d'énergie, en toute logique.Pour atteindre ces objectifs, le concepteur s'est reposé sur trois dispositifs principaux. Le premier, sous le terme de Very lowswing differential signaling, désigne des innovations techniques de réduction de la puissance active (lors des accès à la mémoire) sur les lignes différentielles. Le second correspond à la topologie dite FlexClocking architecture de transmission et de distribution des signaux d'horloge, permettant d'atteindre cette vitesse de fonctionnement et simplifiant, en outre, l'interface entre la Dram externe et le contrôleur mémoire. Le troisième point, très lié à celui qui vient d'être présenté, est un mécanisme de commutation de modes de fonctionnement, de la veille à l'état actif de performances maximales, en passant par des étapes intermédiaires, baptisé Advanced power state management. Ce dernier joue un rôle majeur dans l'efficacité énergétique de cette interface mémoire. L'ensemble de ces innovations, mises en &oelig;uvre dans un seul boîtier, donnerait une réduction de consommation de l'ordre de 74 % par rapport aux solutions équivalentes les plus récentes du marché. Pour se faire, l'initiative MMI s'appuie en outre sur les développements de précédents projets de Rambus, tels que le TBI ou le Low-Power, mais aussi sur des procédés plus matures tels que les technologies FlexPhase ou de Micro-Threading. Le promoteur de l'initiative MMI a profité des derniers DesignCon 2009 et Mobile World Congress de Barcelone pour présenter sur son stand un silicium de test répondant à ses dernières aspirations. Jusqu'à 12,8 Gbits/s pour la XDR2Parallèlement au projet MMI, Rambus faisait la démonstration d'une interface XDR en encapsulation LQFP bon marché, montrant que la robustesse de la liaison différentielle du bus mémoire permettait de garantir une bande passante de 3,2 Gbits/s pour des applications de volumes nécessitant néanmoins quelques performances, tels les terminaux numériques et la HDTV.Comme évoqué un peu plus haut, Rambus avait déjà annoncé une initiative ambitieuse l'année dernière (Electronique n° 187, janvier 2008), avec son projet TBI (TeraByte initiative) qui reposait sur un certain nombre d'éléments technologiques innovants pour passer le cap du teraoctet par seconde en bande passante mémoire. Après avoir fait galoper le silicium de test à l'allure convenue à l'occasion de démonstrations, c'est au milieu de l'année dernière que l'américain a capitalisé une partie des solutions mises en &oelig;uvre dans le projet TBI dans le développement de son architecture mémoire XDR2.Caractérisée par une bande passante de 6,4 à 12,8 Gbits/s, cette dernière est capable de délivrer un débit de données double de celui d'une technologie GDDR5. En outre, en restant à des vitesses de transfert équivalentes, Rambus avance une économie d'énergie de l'ordre de 30 %. De fait, la solution XDR2 vise en particulier les applications à processeurs multi-c&oelig;urs et traitements vidéo performants.Technologiquement, elle met en &oelig;uvre un débit sur le bus de données de seize fois la fréquence de l'horloge, les procédés FDMA (lignes de données, de contrôle et d'horloge, toutes en paires différentielles) et FlexLink C/A (tout le protocole de contrôle mémoire tient sur deux fils) du projet TBI, ainsi que le dispositif Enhanced FlexPhase d'auto-ajustement des variations de phases, qui apporte de la souplesse quant à la qualité et au coût du routage du circuit imprimé, avec une tolérance plus élevée par rapport aux variations de longueurs des pistes.

Une architecture mémoire pour doper les équipements mobiles

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Une architecture mémoire pour doper les équipements mobiles

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure