Vers des versions incompatibles entre les deux langages Verilog et SystemVerilog ?

Le 09/09/2004 à 7:00 par Cédric Lardière

La donation par Accellera de SystemVerilog 3.1a à un groupe de travail différent de celui en charge du standard Verilog risque de poser des problèmes de compatibilité.

La conception au niveau système est un secteur de la CAO auquel est prédit un très grand avenir dans les prochaines années, ce qui peut attiser certaines convoitises

Cet article n'est pas accessible publiquement.
Connectez-vous pour accéder à ce contenu.

Copy link
Powered by Social Snap